UNIVERSIDAD NACIONAL

MAYOR DE SAN MARCOS

Universidad del Perú, Decana de América

INFORME PREVIO N° 6
CIRCUITOS LATCH Y FLIP-FLOP

ALUMNA:
DEL VALLE POMASUNCO, Pilar Alessandra
CODIGO:
16190294
EAP:
Ingeniería de Telecomunicaciones
CURSO:
Circuitos Digitales I
PROFESOR:
Ing. Oscar Casimiro Pariasca

Ciudad Universitaria, 30 de Junio de 2018

 INFORME PREVIO N° 6

1. Indique la diferencia entre los latches y los flip-flops. ¿Cuáles son

las formas de disparo?.

Flip-flop o biestable

Dispositivo secuencial que muestrea sus entradas y cambia sus salidas

solamente en ocasiones determinadas por una señal de reloj. Los flancos de la
señal de reloj son los instantes de cambio.

Latch
Dispositivo secuencial que monitorea sus entradas continuamente y modifica sus
salidas en cualquier momento, de manera independiente de una señal de reloj.
Suele existir una señal habilitadora activa por nivel durante el cual cambia su
salida.
 Los latchs a diferencia de los Flip-Flops no necesitan una señal de reloj para
su funcionamiento.
 Los flip-flops se implementan con puertas lógicas y son los bloques básicos
de construcción de contadores, registros y otros circuitos de control
secuencial.
 Los latches son similares a los flip-flops, ya que son también dispositivos de
dos estados que pueden permanecer en cualquiera de sus estados gracias a
su capacidad de realimentacion, lo que consiste en conectar cada una de las
salidas a la entrada opuesta.
 El flip-flop1 es un circuito lógico biestable, es decir posee dos estados
estables, denominados SET (‘1’ o activación) y RESET (‘0’ o desactivación),
en los cuales se puede mantener indefinidamente, lo que permite el
almacenamiento de un bit. Mientras que con los latch los estados solo se
pueden mantener por un tiempo determinado.

2. Qué son circuitos con entradas síncronas o asíncronas?.

 Asíncronos: pueden cambiar de estado en cualquier instante de tiempo en

función de cambios en las señales de entrada. No dependen de ninguna señal
de reloj. Sólo tienen entradas de control.

 Síncronos: sólo pueden cambiar de estado en determinados instantes de

tiempo, es decir, están “sincronizados” con una señal de reloj (CLK). El
sistema sólo hace caso de las entradas en los instantes de sincronismo.
 Dependen de un reloj, además de las entradas de control posee una entrada
de sincronismo o de reloj. Si las entradas de control dependen de la de
sincronismo se denominan síncronas y en caso contrario asíncronas. Por lo
general, las entradas de control asíncronas prevalecen sobre las síncronas.

3. Explique el funcionamiento del flip-flop D con reloj y del flip-flop

JK con reloj.
FLIP-FLOP D (DELAY)

El flip-flop D es uno de los FF más sencillos. Su función es dejar pasar lo que entra
por D, a la salida Q, después de un pulso del reloj. Es, junto con el FF J-K, uno de los
flip-flops más comunes con reloj. Su tabla de estado se muestra a continuación:

D Q Q+
0 0 0
0 1 0
1 0 1
1 1 1

De la tabla se infiere que la ecuación característica para el FF D es: Q+= D. El

siguiente diagrama de bloques representa este flip-flop.

FLIP-FLOP J-K

El flip-flop J-K es una mezcla entre el flip-flop S-R y el flip-flop T. Esto

ocurre de la siguiente manera:

 En J=1, K=1 actua como Flip-flop T

 De otra forma actua como Flip-flop S-R

El siguiente diagrama de bloque es el perteneciente el FF J-K

Una implementación tentativa de un FF J-K a partir de un FF S-R sin reloj es la
siguiente:

La tabla de estado aparece a continuación. Note que es muy parecida a la del FF

S-R solo que ahora los estados de J=1 y K=1 sí son válidos

Tabla de estado del FF J-K

J K Q Q+
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 0

De la tabla anterior se obtiene la siguiente ecuación característica mediante

mapas de Karnaugh

Este flip-flop es uno de los más comunes con reloj. El siguiente diagrama lo
muestra con entrada para reloj:
4. Dibujar la forma de onda de salida Q, para cada uno de los flip-
flop tipo D mostrados en la figura, a partir de las formas de onda
de entrada mostradas: Observe que la señal de reloj es diferente
en cada caso.

DESCRIPCIÓN Y SÍMBOLO DEL FLIP FLOP TIPO D

Para comprender bien este tutorial se recomienda primero los siguientes artículos:
Circuitos combinacionales, Circuitos secuenciales y el Flip-flop o Biestable RS.

Nota: La diferencia entre el flip-flop D y el biestable D es que el flip- flop copia

la entrada D a la salida Q en el flanco del pulso de reloj, el biestable lo hace por nivel.
El flip-flop tipo D es un elemento de memoria que puede almacenar
información en forma de un “1” o “0” lógicos. Este flip-flop tiene una entrada D y dos
salidas Q y Q. También tiene una entrada de reloj, que en este caso, nos indica que
es un FF disparado por el borde o flanco descendente (ver el triángulo y la pequeña
esfera en la entrada en los diagramas inferiores). Si el flip flopse disparara por
el borde ascendente sólo aparecería el triángulo (no hay la pequeña esfera).

El flip-flop tipo D adicionalmente tiene dos entradas asincrónicas que permiten

poner a la salida Q del flip-flop, una salida deseada sin importar la
entrada D y el estado del reloj. Estas entradas son:
 PRESET (poner)
 CLEAR (Borrar).

Es importante notar que estas son entradas activas en nivel bajo (ver la bolita o
burbuja en la entrada). Ser activo en nivel bajo significa que:

 Para poner un “1” en la salida Q se debe poner un “0” en

la entrada PRESET
 Para poner un “0” en la salida Q se debe poner un “0” en la entrada CLEAR

Modos de disparo del Flip Flop tipo D

Dependiendo del tipo de entrada de reloj se producirá un cambio diferente en la
salida. En los diagramas siguientes se muestran los diferentes tipos de entradas de
reloj del flip flop tipo D.
 En el caso del gráfico inferior habrá un cambio en el estado del flip- flop
tipo D (ver la salida Q) cuando en la entrada de reloj se detecte un nivel
positivo. Cuando en nivel del reloj es alto se lee la entrada del – (D) y se pone
en la saluda Q el mismo dato.

 En este caso habrá un cambio en el estado del flip-flop tipo D cuando en la

entrada de reloj se detecte un nivel negativo. Ver la pequeña bolita o burbuja.
Cuando en nivel del reloj es alto se lee la entrada del flip-flop (D) y se pone
en la saluda Q el mismo dato.

 En este caso habrá un cambio en el estado del flip-flop tipo D cuando en la

entrada de reloj se detecte un nivel negativo. Ver la pequeña bolita o burbuja.
Cuando en nivel del reloj es alto se lee la entrada del flip-flop (D) y se pone
en la saluda Q el mismo dato.

 En este caso habrá un cambio en el estado del flip-flop tipo D cuando en la

entrada de reloj se detecte el momento en que el nivel pase de bajo a alto
(flanco ascendente o anterior). Ver el pequeño triángulo. Cuando en nivel del
reloj cambia de bajo a alto se lee la entrada del flip-flop (D) y se pone en la
saluda Q el mismo dato
  En este caso habrá un cambio en el estado del flip-flop tipo D cuando en la
entrada de reloj se detecte el momento en que el nivel pase de alto a bajo
(flanco descendente o posterior). Ver el pequeño triángulo y bolita o burbuja.
Cuando en nivel del reloj cambia de alto a bajo se lee la entrada del flip-flop
(D) y se pone en la saluda Q el mismo dato

Tabla de verdad del flip-flop tipo D

Diagrama temporal del flip-flop tipo D

las formas de onda de entrada mostradas: Observe que la señal de reloj es

diferente en cada caso.

5. Presente los archivos de simulación de los circuitos del

experimento.

6. Presentar la tabla de verdad de los flip flop 74LS74, 74LS75,

74LS112 (74LS76)
74LS74

74LS75
 74LS76

74LS112