Академический Документы
Профессиональный Документы
Культура Документы
VERSÃO 1.1
18 de Março de 2012
i
© Ruben Tiago Pinto Sarmento da Costa, 2012
ii
iii
Índice
Índice ............................................................................................... iv
Abreviaturas e Símbolos......................................................................... vi
Capítulo 1 .......................................................................................... 1
Introdução ........................................................................................................ 1
1.1 - Contexto/Enquadramento ........................................................................... 1
1.2 - Objetivo ................................................................................................. 3
1.3 - Estrutura do relatório de preparação da dissertação ........................................... 3
Capítulo 2 .......................................................................................... 4
Revisão da literatura e estado da arte ...................................................................... 4
2.1 – Introdução ............................................................................................ 4
2.2 - Conversores Buck convencional e Buck síncrono ............................................... 4
2.3 - Limitação das topologias anteriores ............................................................. 7
2.4 – Conversores Buck Multifase ........................................................................ 8
Capítulo 3 ......................................................................................... 11
Caraterização detalhada dos problemas a tratar ......................................................... 11
Referências ....................................................................................... 13
iv
Lista de figuras
Figura 2.2 - Diagrama básico da malha de controlo de um Conversor Buck Síncrono. ...........6
Figura 2.4 - Representação dos spikes que ocorrem num transitório de carga [10].. ............7
Figura 2.6 - Conversor multifase básico e formas de onda das correntes IL1, IL2 e na carga
(Iload) [10]. ..............................................................................................8
v
Abreviaturas e Símbolos
CB Conversor Buck
CI Circuito integrado
ESL Equivalent Series Inductance
ESR Equivalent Series Resistance
HS High Side
LS Low Side
MP Microprocessador
MPC Multi-phase Buck Converter
PWM Pulse-Width Modulation
VRM Voltage Regulator Module
Lista de símbolos
δ Duty cycle
η Rendimento
Δt Variação de tempo
Δθ Variação de ângulo
f Frequência em Hertz (Hz)
T Período em segundos (s)
I Intensidade de corrente elétrica em Amperes (A)
V Tensão elétrica em Volts (V)
P Potência elétrica em Watts (W)
vi
vii
Capítulo 1
Introdução
1.1 - Contexto/Enquadramento
Em 1965, apenas seis anos após a invenção do circuito integrado (CI), Gordon Moore,
previu a duplicação anual do número de transístores num CI [1]. Na década de 1980, a
duplicação da velocidade passou a ser ajustada a cada 18 meses tendo em conta o aumento
da complexidade dos semicondutores [2]. A Lei de Moore, como ficou a ser conhecida,
dominou durante quase quatro décadas, apoiada pela engenharia de silicone industrial e no
fabrico de motores. A nanotecnologia emergente irá garantir que a Lei de Moore continua a
prevalecer, pelo menos, a próxima década, com avanços contínuos nas tecnologias de
processamento de integração em grande escala (VLSI – Very Large Scale Integration) [3-6]. De
acordo com os dados disponibilizados da Intel, consegue-se perceber que hoje em dia os MPs
têm uma capacidade bastante superior à dos MPs mais antigos e tal pode ser comparado, por
exemplo, em termos de número de transístores, ou seja, apesar de serem todos da família
Intel, os chips modificaram muito de uma geração para outra. Enquanto o MP 8080 tinha 6000
transístores, o MP Core i7 Sandy Bridge - E tem 2270 milhões [7].
O crescente aumento de capacidade de processamento com o passar do tempo até aos
dias de hoje não é apenas visível com o aumento do número de transístores. Por exemplo, o
MP i486 funcionava a 25MHz, hoje um MP como um Core i7 funciona acima dos 3,5GHz e tem
pelo menos 4 núcleos físicos a processar a essa velocidade, e esta está a aumentar [7].
1
Fig. 1.1 - Evolução do Vload e Iload nos microprocessadores (Adaptado de
[XXXX]).
1.2 - Objetivo
Com base nas questões de gestão de energia, é de referir que a alta eficiência, a alta
densidade de potência, os VRMs com transitórios rápidos são essenciais para satisfazer as
necessidades de energia dos novos microprocessadores. Para que se consiga atingir estes
objetivos, serão abordados inúmeros desafios tecnológicos no capítulo 3 por forma a ser
possível implementar a fonte de alimentação de baixa tensão e elevada corrente para
microprocessadores.
3
Capítulo 2
2.1 – Introdução
Este capítulo tem como objetivo enumerar e explicar sucintamente as várias tecnologias
usadas, até então, por forma a que seja possível identificar a melhor solução para o problema
proposto para esta dissertação.
Para tal, os primeiros subcapítulos mostram e explicam de forma breve várias topologias
usadas para a solução pretendida, umas mais antigas outras mais recentes, que
posteriormente vão levar à solução a ser usada para esta dissertação. Após a exposição das
topologias diferentes existentes faz-se um levantamento das várias tecnologias de
semicondutores e de implementação (bobinas e condensadores) de forma a perceber-se que
tipo de soluções existem neste momento e quais as vantagens de umas em relação às outras.
Existe um outro subcapítulo onde são descritos os vários CIs de controlo existentes para a
solução pretendida. Por fim, o último subcapítulo descreve a caracterização do trabalho, ou
seja, descreve os vários objetivos a serem tratados ao longo do projeto para que este
obtenha o resultado esperado.
4
O CB tradicional apresentado na Figura 2.1 (a) funciona baseado na comutação de um
transístor (HS), que, quando acionado, liga a tensão de entrada V IN ao nó VX, que por sua vez
está ligado ao terminal da bobina L, carregando-a. Quando HS desliga, L é descarregada via
díodo D1. A tensão de saída VLOAD é igual a VINδ, onde δ = TON_HS / TCLK, sendo que TON_HS é o
período em que HS é está ativo e TCLK é o período de clock do regulador. No entanto, este
conversor possui a desvantagem de operar em modo descontínuo, quando a corrente em L, IL,
se anula. Neste caso, Vload deixa de ser igual a VINδ, sendo que nesta situação o regulador
passa a operar no modo descontínuo.
Analisando a Figura 2.1, consegue-se ver que o transístor HS utilizado é do tipo N, ou
NMOS. Apesar de ter a desvantagem de precisar de um circuito de boot-strap, que serve para
obter uma tensão de gate superior a VIN para garantir que o dispositivo entre na região tríodo,
utilizar um NMOS tem a vantagem de serem transístores menores, mais rápidos e com
condensadores de gate menores. Um transístor do tipo P, ou PMOS, necessita ser em média
três vezes maior que um NMOS para comutar à mesma frequência e conduzir a mesma
densidade de corrente. Com isto, trabalhando com dispositivos NMOS consegue-se operar com
frequências maiores e com circuitos de controlo mais simples, que é o que se pretende para o
transístor HS. Da mesma forma, utilizar um transístor bipolar do tipo NPN para esta função, é
mais vantajoso que o PNP tendo em conta o que já foi explicado para os transístores MOS.
O CB síncrono da Figura 2.1 (b) funciona de maneira semelhante ao tradicional, apenas
com a diferença de se utilizar outro semicondutor (LS) ao invés do díodo. Neste caso, o
circuito de controlo para além da carga também controla a descarga de L, já que mesmo
quando IL se anula, LS se mantém ligado. Assim, IL pode ser negativo, impossibilitando a
operação em modo descontínuo de corrente para este tipo de regulador. Sendo assim, para o
CB síncrono, Vload será sempre VINδ, que representa uma vantagem em relação ao CB
tradicional, já que a corrente de carga para o caso do CB síncrono pode assumir todos os
valores de 0 ao valor máximo sem que o conversor saia da operação em modo contínuo de
corrente.
Como já foi referido anteriormente os MPs tendem a operar com VLOAD cada vez menor
(<1V), de modo a poder aumentar a sua frequência de operação, fCLK_PROC, e assim tornarem-
se mais rápidos, contudo, sem aumentar sua potência dissipada PDISS, que é proporcional a
Vload2*fCLK_PROC. Inicialmente os MPs eram alimentados com tensões de 5V. Com o aparecimento
da linha Pentium, da Intel, passou.se a ter um Vload = 3.3V. Neste momento os MPs, têm 0.8V
≤ Vload ≤ 1.8V. Embora, o Vload tenha vindo a diminuir, o valor de ILOAD tem aumentado, já que
o número de componentes integrados presentes num MP aumenta de geração para geração. A
capacidade máxima de corrente de um CB está limitada, na prática, a 30A,
aproximadamente, em contraste com as necessidades dos novos MPs que pode ir até centena
e meia de amperes. Com o aumento de componentes integrados dentro de um único chip é
exigido um maior e mais agressivo controlo de Vload, com tolerâncias máximas de +/- 2% [10].
Sendo assim, o CB não é capaz de atender aos requisitos dos microprocessadores atuais
Outras arquiteturas de reguladores, que têm capacidade de fornecer correntes elevadas e
tendo valores razoáveis de CLOAD, têm assegurado o progresso dos microprocessadores.
5
Fig.2.1 – Conversor Buck: (a) tradicional (b) síncrono.
6
podendo assim evitar danificar os componentes envolvidos na comutação de elevadas
correntes do regulador. O circuito de partida suave representado na, figura 2.2, é o
responsável pela aplicação de VREF ao compensador em forma de rampa.
O modo de operação do HS e LS do conversor síncrono exige um cuidado adicional, já que
estes têm atrasos diferentes para ligarem e desligarem, em que o mais comum é demorar
mais para desligar do que ligar. Uma averiguação importante a ter em conta é se LS for
acionado ao mesmo tempo em que HS for desligado, pode ocorrer um curto-circuito entre
eles e VIN, originando avarias nestes componentes, além de diminuir o rendimento do
regulador. Portanto, usar um tempo morto (dead time) entre os tempos ligar/desligar os
semicondutores é uma boa prática para evitar tal problema. A Figura 2.3 mostra como é que
os sinais de controlo de HS/LS devem ser.
Fig.2.4 – Representação dos spikes que ocorrem num transitório de carga [10].
7
Fig.2. 5 – Esquema de modulação do MP [10].
Para além do aumento de Cload, o CB tem um rendimento cada vez menor à medida que
reduz o Vload. Menor rendimento é sinónimo de haver maior dissipação e aquecimento nos
componentes do regulador, e como consequência um aumento no consumo de energia da
placa-mãe.
Fig.2. 6 – Conversor multifase básico e formas de onda das correntes IL1, IL2 e na carga (Iload) [10].
8
Para que IL1 e IL2 tenham o mesmo valor, é preciso que o tempo de atraso entre elas
proporcione uma divisão simétrica no período de comutação dos semicondutores.
Considerando um conversor com N células, sendo cada célula constituída por uma bobina e
respetivos semicondutores, tem-se
[ ] []
Usando o circuito básico CMF, podem-se construir outros com fator N mais alto, como o
que é apresentado na Figura 2.8, com N = 4.
9
Para esta topologia o circuito de controlo deve ter a capacidade de comutar todos os
0
semicondutores por forma a garantir um desfasamento de 90 entre os vários sinais de
controlo das diferentes células, minimizando assim o Iripple_load. É também necessário assegurar
um tempo morto entre a comutação dos semicondutores de cada célula, de forma a evitar a
ocorrência de um curto-circuito entre a tensão de alimentação e o terminal VSS. Desta
forma, o sistema de controlo para esta topologia deve ser mais robusto, ou seja, um controlo
mais complexo que aquele apresentado para o CB.
10
Capítulo 3
11
4- Um esquema avançado do drive da gate também é importante. Com frequências de
comutação elevadas, as perdas da gate vão passar a ser significativas, especialmente para
aplicações com saída de corrente elevada em que vários MOSFETs de potência estão em
paralelo. Esta situação não só piora a eficiência, mas também leva os drivers da gate às suas
limitações térmicas. O nível de tensão da unidade ainda complica mais a questão. Um nível
de tensão mais elevado no drive significa menos perdas de condução no dispositivo mas mais
perdas na gate do drive. O desafio é fazer com que este trade-off produza um design do VRM
ideal. Como resultado, alguns esquemas de gates de drives avançados com perdas menores do
drive podem beneficiar significativamente o design do VRM. A TI propôs o esquema de drive
preditivo para minimizar o tempo morto de modo a que as perdas do díodo de corpo possam
ser minimizadas [32].
5- Resposta transitória rápida requer métodos de controlo avançados. Uma série de
soluções inovadoras têm sido desenvolvidos e comercializados, por exemplo, o V2 control
from On-Semiconductor [33], o active-droop control de Intersil [34,35], o charge control de
Semtech [36], o valley current-mode control de Fairchild [37], o controle X-phase control de
IR [38], o multiphase hysteric control proposto pela University of Central Florida [39], o
dynamic pulse modulator (DPM), proposto pela Universidade da Flórida [40], e o hybrid
control proposed pela Virginia Tech [41]. A ideia de controlo digital também foi introduzida
na área de aplicação do VRM trazendo benefícios em termos de flexibilidade de design, uma
melhor comunicação, capacidade de diagnóstico e imunidade a ruídos.
6- Integrados magnéticos inovadores são também necessários. O conversor multifásico é
a única solução para aplicações com correntes de saída elevadas. Como resultado, haverá
mais componentes magnéticos no design do VRM. A indústria investe um enorme esforço na
montagem em superfície de bobinas para a aplicação em VRM [42].
7- Um condensador de alta densidade com elementos parasitas muito baixos também é
um desafio tecnológico. A alta densidade é diretamente relacionada com a capacidade de
armazenamento de energia, que é muito importante para a realização do design de um VRM
de elevada densidade de potência e reposta rápida de transitório. Além disso, elementos
parasitas baixos, como o ESR e ESL são indispensáveis para limitar os picos de tensão
transitórios. Muitas empresas, como a Sanyo, Panasonic, Cornell Dubilier Electronics,
Nichicon e KEMET Electronics Corporation, continuam a reduzir o ESR do condensador,
baseado na técnica de cátodos de polímero [43,44].
8- Tecnologias de embalagem avançadas podem contribuir para melhorar a eficiência do
circuito através da redução da resistência da embalagem e reduzindo as tensões parasitas no
circuito. Juntar os drivers da gate e dispositivos de potência pode melhorar a velocidade da
unidade de modo que a obter menores perdas de comutação. Um sistema de integração maior
entre o VRM e o MP irá mudar totalmente a arquitetura de potência do sistema, minimizando
os elementos parasitas quando é feita a alimentação. A integração não só ajuda a regulação
da tensão transitória, mas também melhora a densidade de potência e eficiência do sistema.
No entanto, existem muitos desafios envolvidos com a integração dos componentes ativos e
passivos em conjunto para resolver todos os problemas, e ainda encontrar o melhor design
térmico para dissipação ótima de calor. A Primarion propôs uma arquitetura de potência de
banda larga [45].
12
Referências
[1] G. Moore, “Cramming more components onto integrated circuits,” in Electronics, Volume
38, Number 8, April 19, 1965.
[2] P.P. Gelsinger, P. Gargini, G. Parker and A. Yu, “Microprocessor circa 2000,” in IEEE
Spectrum, Oct. 1989,pp. 43-47.
[3] J. A. Maiz, “From micro to nanotechnology: A perspective from the semiconductor
world,” presentation to CMIC, June 14, 2002
[4] G. Moore, “No exponential is forever … but we can delay ‘Forever,’” Presentation at
International Solid State Circuits Conference (ISSCC), Feb. 10, 2003.
[5] “Extending and expanding Moore’s Law,” in Intel Developer Updated Magazine, April
2002, pp. 1-4.
[6] G. Marcyk, “Breaking barriers to Moore’s Law.” Presentation at Intel Developer Forum,
Spring 2002.
[7] “Lista dos processadores Intel ” em, http://en.wikipedia.org/wiki/List_of_Intel_
microprocessors.
[8] “Designing for power: Increasing performance while reducing power consumption.”
Research & Development at Intel.
[9] Ed Stanford, “Power technology roadmap for microprocessor voltage regulators.”
Presentation at PSMA, Feb. 2003.
[10] Zhou, X.; Zhang, X.; Liu, J.; Wong, P.-L.; Chen, J.; Wu, H.-P.; Amoroso, L.; Lee, F. C. –
“Investigation of Candidate VRM Topologies for Future Microprocessors.” IEEE - 1998.
[11] Deng, Q.; .”DC DC converters: regulated charge pump vs. inductor based.” . September
2006.
[12] Mello, L. F. P. “Análise e Projeto de Fontes Chaveadas.” . Érica, Ed. 1, 1996.
[13] Wong, P.; Zhou X.; Chen J.; Wu H.; Lee F.C.; Chen D. Y. .”VRM Transient Study and
Output.”
[14] M. Zhang, M. Jovanovic and F. C. Lee, “Design considerations for low-voltage on-board
DC/DC modules for next generations of data processing circuits.” IEEE Trans. on Power
Electronics, Vol. 11, No. 2, March 1996, pp. 328-337.
[15] J. Xu, X. Cao and Q. Luo, “The effects of control techniques on the transient response
of switching DC-DC converters.” in Proc. IEEE PEDS, 1999, pp. 794-796.
[16] P. Wong, F.C. Lee, X. Zhou and J. Chen, “VRM transient study and output filter design
for future processors.” in Proc. IEEE IECON, 1998, pp. 410-415.
13
[17] P. Wong, F.C. Lee, X. Zhou and J. Chen, “Voltage regulator module (VRM) transient
modeling and analysis.” in Proc. IEEE IAS, 1999, pp. 1669-1676.
[18] P. Wong, F.C. Lee, P. Xu and K. Yao, “Critical inductance in voltage regulator
modules.” in Proc. IEEE APEC, 2002, pp. 203-209. Also in IEEE Trans. Power Electron., Vol.
17, July 2002, pp. 485-492.
[19] P. Wong, “Performance improvements of multi-channel interleaving voltage regulator
modules with integrated coupling inductors.” dissertation of Virginia Polytechnic Institute
and State University, March 2001.
[20] C.J. Mehas, K.D. Coonley and C.R. Sullivan, "Converter and inductor design for fast-
response microprocessor power delivery." in Proc. IEEE PESC, 2000, pp. 1621-1626.
[21] R. Miftakhutdinov, “Optimal design of interleaved synchronous buck converter at high
slew-rate load current transientes.” in Proc. IEEE PESC, 2001, pp. 1714-1718.
[22] A. Barrado, R. Vazquez, A. Lazaro, J. Pleite and E. Olias, “Fast transient response
DC/DC converter for low output voltage.” in Electronics Letters, Vol. 38, Sept. 2002, pp.
1127-1128.
[23] S.A. Chickamenahalli, S. Mahadevan, E. Stanford and K. Merley, “Effect of target
impedance and control loop design on VRM stability,” in Proc. IEEE APEC, 2002, pp. 196-202.
[24] H. Yu, “JFET structure and manufacture method for low on-resistance and low voltage
application.” US Patent #6251716, June 26, 2001.
[25] H. Yu, “Complementary junction field effect transistors.” US Patent #6307223, Oct. 23,
2001.
[26] B. J. Baliga, “Methods of forming power semiconductor devices having tapered trench-
based insulating regions therein.” US Patent #6365462, April 2, 2002.
[27] “30V JBSFETTM N-channel power MOSFET with integral Schottky diode,” Data sheet
from Silicon Semiconductor Corporation.
[28] P. Xu, J. Wei, K. Yao, Y. Meng and F.C. Lee, “Investigation of candidate topologies for
12V VRM.” in Proc. IEEE APEC, 2002, pp. 686-692.
[29] M. Ye, P, Xu, B, Yang and F.C. Lee, “Investigation of topology candidates for 48V VRM.”
In Proc. IEEE APEC, 2002, pp. 699-705.
[30] Y. Ren, M. Xu, K. Yao and F.C. Lee, “Two-stage 48V power pod exploration for 64-bit
microprocessor.” in Proc. IEEE APEC, 2003, pp. 426-431.
[31] Y. Ren, M. Xu, D. Sterk and F. C. Lee, “1MHz self-driven ZVS full bridge converter for
48V power pods.” in Proc. CPES Power Electronics Seminar, 2003, pp. 215-221.
[32] P. Mappus, “Predictive gate drive boosts synchronous DC/DC power converter
efficiency.” TI Application Report, SLUA281 - April 2003.
[33] W. Huang and J. Clarkin, "Analysis and design of multi-phase synchronous buck
converter with enchanted V2 control." in Proc. HFPC, 2000, pp. 74-81.
[34] M.M. Walters, C.E. Hawkes, R.H. Isham, “Multi-phase converter with balanced
currents.” US Patent #6278263, Aug. 21, 2001.
[35] C.E. Hawkes, M.M. Walters and R.H. Isham, “Current mode DC/DC converter with
controlled output impedance.” US Patent #6181120, Jan. 30, 2001.
[36] P.R. Lethellier, “Method and apparatus for accurately sensing output current in a DC-
to-DC voltage converter.” US Patent #6424129, July 23, 2002.
[37] N. Rossetti, “Valley design techniques outperform peak current-mode approach for CPU
supplies.” in PCIM, July 2001.
14
[38] W. Huang, G. Schuellein and D.Clavette, “A scalable multiphase buck converter with
average current share bus.” in Proc. IEEE APEC, 2003, pp. 438-443.
[39] J. Abu-Qahouq, L. Jia and I. Batarseh, “Voltage regulator module with interleaved
synchronous buck converters and novel voltage-mode hysteretic control.” in IEEE Proc.
MWSCAS, 2001, pp. 972-975.
[40] K.D.T. Ngo, S. Kirachaiwanich and M. Walters, “Buck modulator with improved large-
power bandwidth.” in IEEE Trans. Aerosp. Electron. Syst., Vol.38, Oct. 2002, pp. 1335-1343.
[41] K. Lee, K. Yao, X. Zhang, Y. Qiu and F.C. Lee, “A novel control method for multiphase
voltage regulators.” in Proc. IEEE APEC, 2003, pp. 738-743.
[42] C. Segura, “High current inductors for multiphased / interleaved power supply
topologies.” in ECN, Dec. 2002, p. 47.
[43] J.D. Prymak, “Improvements with polymer cathodes in aluminum and tantalum
capacitors.” in Proc. IEEE APEC, 2001, pp. 1210-1218.
[44] J. Wright, “An introduction to low ESR capacitors.” ECN (Electronic Component News),
Feb. 2002.
[45] B. Pohlman and M. Eisele, “An apparatus for providing regulated power to an
integrated circuit.” US Patent #6429630, Aug. 6, 2002.
15