Projeto de Portas Lógicas Inversoras na Tecnologia

BiCMOS 8HP para Geração de Estruturas de Teste

G. F. Paschoal1, R. T. Buhler1
1
Centro Universitário da FEI
guilherme.paschoal59@gmail.com

1. Objetivos
A pesquisa propõe o aprendizado na criação,
desenvolvimento, simulação, caracterização e
documentação de um ciclo completo de projetos de
layout voltados para estruturas de teste,
devidamente dimensionados e projetados, com
eventual inclusão de pequenos circuitos,
respeitando as regras de projeto definidas pela
foundry. E uma vez projetadas, as estruturas serão
anexadas a projetos de outros alunos para serem
fabricadas em conjunto com duas parcerias
institucionais firmadas entre o Centro Universitário
da FEI e a MOSIS.
Palavras-chave: Inversor CMOS, simulação SPICE,
dimensionamento.
2. Introdução
O transistor MOSFET (Metal Oxide
Semiconductor Field Effect Transistor) é um dos
principais dispositivos eletrônicos, principalmente
na construção de circuitos integrados. Tais
dispositivos são classificados de acordo com o
modo de funcionamento (depleção ou
enriquecimento) e a relação do portador de carga
predominante (elétron ou lacuna) [1]. A
nomenclatura empregada para definir o transistor
N ou P, refere-se ao tipo de dopagem aplicada. O
material mais utilizado na fabricação de um
MOSFET atualmente é o silício e a dopagem
consiste em inserir pequenas quantidades de
cristais de impurezas nele.
A tecnologia CMOS (Complementary Metal-
Oxide-Semiconductor) baseia-se na utilização de
transistores interligados, os quais dissipam
potência somente durante a transição de um estado
lógico para outro. A tecnologia CMOS tornou-se a
tecnologia predominante na fabricação de circuitos
integrados, pois devido à sua constante evolução,
tem atendido satisfatoriamente às necessidades de
desempenho e consumo, com baixo custo de
fabricação.
Fig. 1 – Corte transversal de um transistor nMOS.
No desenvolvimento do projeto foi
dimensionado um inversor CMOS, o qual
representa a unidade mais básica de circuito lógico
digital, respeitando as regras da tecnologia
adotada. O inversor CMOS é composto pela
associação de um transistor nMOS e de um
transistor pMOS, utilizando a tecnologia BiCMOS
8HP na plataforma Cadence e sua simulação SPICE.
3. Tecnologia e Software Utilizados
A pesquisa é desenvolvida no programa
Virtuoso [3], da Cadence, o qual permite a criação
de circuitos esquemáticos, estrutura simbólica,
simulação SPICE e layout do circuito elaborado. A
tecnologia utilizada no projeto é a BiCMOS 8HP,
fornecido pela MOSIS através do convênio
firmado com a FEI [4]. A dimensão mínima
possível para a tecnologia é desejada e para
verificar o correto funcionamento do circuito o
DRC (Design Rule Checking) é utilizado para
verificar se as regras de projeto da tecnologia estão
sendo respeitadas.
4. Resultados
Simulações SPICE do circuito inversor lógico
digital CMOS foram realizadas no Virtuoso, cujo
circuito é apresentado na fig. 2.
 O dimensionamento dos transistores nMOS e
pMOS foi realizado para se obter a mínima
dimensão permitida pela tecnologia e para que a
tensão de inversão da porta lógica inversora seja a
metade da tensão de alimentação do circuito
(VINV=VDD/2), obtida através da curva de
transferência.
Fig. 2 – Vista esquemática do circuito inversor CMOS.
Com base nas simulações SPICE e no critério
anterior estabelecido, foram obtidas as dimensões
de comprimento (L) e largura (W) do canal dos
transistores nMOS e pMOS. Após o termino da
etapa de desenvolvimento do layout foi executado
o DRC (Design Rule Checking), para verificar se
as regras da tecnologia foram atendidas. Ocorrendo
algum erro na montagem ou no dimensionamento
dos transistores, o software indicará os erros no
momento da simulação e irá interromper o mesmo.
A fig. 3 exibe a curva de transferência final
com a porta lógica inversora apropriadamente
dimensionada.
Fig. 3 – Curva de transferência do inversor CMOS.
Utilizando a análise transiente na simulação,
extraem-se as curvas de entrada e saída do
inversor, assim, pode-se verificar o correto
funcionamento da porta lógica projetada, como
apresentado na fig. 4.
Fig. 4 – Simulação SPICE da estrutura inversor CMOS.
5. Conclusão
Após diversas simulações SPICE com extração
da curva de transferência chegou-se nas mínimas
dimensões apropriadas para os transistores
atingiram VINV=VDD/2. Após o dimensionamento já
efetuado será desenvolvido um oscilador em anel,
e a partir dele coletar importantes informações
sobre os atrasos de propagação dos sinais nos
circuitos desenvolvidos na tecnologia BiCMOS
8HP e seus limites.
6. Referências
[1] SEDRA, A. S. Microeletronic Circuits, 5a ed.
São Paulo: Makron Books Ltda, 2007.
[2] Martino, J.A; et. al. “Caracterização Elétrica de
Tecnologia e Dispositivos MOS”. São Paulo:
Pioneira Thomson Learning, 2003.
[3] Cadence, Inc. https://www.cadence.com, 2016.
[4] The MOSIS Service. https://www.mosis.com,
2016.
Agradecimentos
Os autores agradecem à CAPES, ao Centro
Universitário da FEI e à MOSIS pelo suporte
financeiro.
1 Aluno de IC do Centro Universitário FEI. Projeto com
vigência de 03/16 a 02/17.