Академический Документы
Профессиональный Документы
Культура Документы
SN54 / 74LS193
Prefijable BCD / década contador
ascendente / descendente
Prefijable binario de 4 bits contador BCD Prefijable / década
Separada Terminal de contaje adelante y la Terminal Count Down salidas están previstas que se utilizan
como los relojes para unas etapas posteriores sin lógica adicional, lo que simplifica los diseños de contador J SUFIJO
de etapas múltiples. entradas preestablecidas individuales permiten t él circuitos para ser utilizados como Caja de
contadores programables. Tanto la carga en paralelo (PL) y el Reinicio (MR) entradas de forma asíncrona cerámica 620-09
16 1
anulan los relojes.
SUFIJO D
CONECTAR IO DAKOTA DEL NORTE I A DIP GRAM ( VISTA SUPERIOR) SOIC CASO
751b-03
1
SN74LSXXXD SOIC 16
SN74LSXXXNSOBRE
INFORMACIÓN plástico
PEDIDOS
NOTA: La versión Flatpak tiene las
mismas patillas (esquema de SN54LSXXXJ cerámica
conexión) como el dual en línea del
paquete.
símbolo lógico
BAJO
CPU Contar adelante reloj de pulso de entrada de cuenta atrás de entrada de 0.5 UL 0,25 UL
CPD impulsos de reloj asíncrono Master Reset carga en paralelo (Claro) de 0.5 UL 0,25 UL
METRO entrada asíncrona (BAJO activo) de entrada en paralelo Entradas de datos 0.5 UL 0,25 UL
R PL flip-flop salidas (Nota b) 0.5 UL 0,25 UL
Pn 0,5 UL 10 0,25 UL 5
Q norte UL 10 UL (2,5) UL 5
TC D Terminal Count Down (Borrow) Salida (Nota b) Terminal de 10 UL (2,5) UL 5
TCU contaje adelante (Carry) Salida (b Nota) (2,5) UL
NOTAS:
a. Unidad 1 TTL Load (UL) = 40 μ Un alto / bajo 1.6 mA.
segundo. El factor de salida de accionamiento LOW es 2,5 UL para militar (54) y 5 UL para Comercial (74)
segundo. Intervalos de temperatura.
RÁPIDO Y LS
diagramas de estado
TC T = Q 0 ⋅ Q 3 ⋅ CP U TCD = Q0 ⋅ Q1 ⋅ Q2
⋅ Q3 ⋅ CPD
TC T = Q 0 ⋅ Q 1 ⋅ Q2 ⋅ Q3 ⋅ do PAG U TCD = Q0 ⋅ Q1
⋅ Q2 ⋅ Q3 ⋅ CPD
!?
LS192 LS193
diagramas lógicos
"
!
!? ?
LS192
RÁPIDO Y LS
"
!
!? ?
LS193
RÁPIDO Y LS
DESCRIPCION FUNCIONAL
El LS192 y LS193 son Decenio de forma asíncrona preestablecida y 4-bit T que Terminal de contaje adelante (TCU) y la Terminal Count Down (TCD) salidas
binario síncrono reversible) Contadores (arriba / abajo. Los modos de son normalmente altos. Cuando un circuito ha alcanzado el estado recuento máximo (9
funcionamiento del contador LS192 década y el contador binario LS193 son para el LS192, 15 para el LS193), el nex t ALTO a BAJO-t corrió sición del reloj de cuenta
idénticos, con la única diferencia de las secuencias de recuento como se señala adelante causará TCU a BAJO. TCU se mantendrán bajas hasta CPU pasa alto de
en los diagramas de estado. Cada circuito contiene cuatro maestro / esclavo nuevo, por lo tanto repetir con eficacia el C UNED Hasta nt reloj, pero un retraso de dos
flip-flop, con gating interna y lógica de dirección para proporcionar reinicio retrasos de puerta. Del mismo modo, la salida TCD será baja cuando el circuito está en
maestro, preset individual, recuento y recuento de las operaciones. el estado cero y el reloj de cuenta atrás pasa a BAJO. Desde las salidas TC repiten las
formas de onda de reloj, que se pueden utilizar como las señales de entrada de reloj al
siguiente circuito de orden superior en un contador de etapas múltiples. Cada circuito
Cada flip-flop contiene retroalimentación JK de esclavo a maestro de tal manera que tiene un asíncrono paralelo capacidad de carga p er mitting el contador a ser
una transición de bajo a alto en su entrada T hace que el esclavo, y por lo tanto la salida Q preestablecida. Cuando la carga en paralelo (PL) y el Master Reset (MR) entradas son
cambie de estado. de conmutación síncrono, en contraposición a la ondulación de conteo, bajas, la información presente en las entradas de datos en paralelo (P0, P3) se carga
se consigue mediante la conducción de las puertas de dirección de todas las etapas de en el contador y aparece en las salidas, independientemente de las condiciones de las
una línea arriba Count común y un recuento común de Down línea, haciendo con ello que entradas de reloj. Una señal alta en la entrada de Reinicio desactivará las puertas
todos los cambios de estado para ser iniciadas simultáneamente. Una transición de bajo a preestablecidos, anular las dos entradas de reloj, y el pestillo cada salida Q en el
alto en la entrada de contaje adelante avanzará el recuento por uno; una transición similar estado BAJO. Si una de las entradas de reloj es baja durante y después de una
en la entrada de contaje atrás disminuirá la cuenta en uno. Contando para ello con una operación de restablecimiento o la carga, la siguiente transición de bajo a alto de que el
entrada de reloj, el otro debe ser alta. De lo contrario, el circuito o bien contar de dos en reloj será interpretado como una señal legítimo y será contada.
dos o en absoluto, dependiendo del estado del primer flip-flop, que no puede cambiar,
siempre y cuando sea de entrada de reloj es baja.
H X X X Reset (Asyn.)
L L X X Preajuste (Asyn.)
L H H H Ningún cambio
L H H Contar hasta
L H H Cuenta regresiva
RÁPIDO Y LS
74 8.0
límites
Símbolo Parámetro
Parámetro min Typ Max Unidad Condiciónes de la prueba
VIK Fijación de diodo de entrada de voltaje - 0.65 - 1,5 V VCC = MIN, IIN = -18 mA
54 2.5 3.5 V VCC = MIN, IOH = MAX, VIN = VIH o VIL per
VOH Alta tensión de salida
Tabla de verdad
74 2.7 3.5 V
Nota 1: No más de una salida debe estar cortocircuitado a la vez, ni por más de 1 segundo.
Símbolo Parámetro
Parámetro min Typ Max Unidad Condiciónes de la prueba
tplh CP U entrada a 17 26
ns
TPHL salida TCU 18 24
tplh CP D entrada a 16 24
ns
TPHL salida TCD 15 24
VCC = 5,0 V CL
= 15 pF
tplh 27 38
Reloj para Q ns
TPHL 30 47
tplh 24 40
PL a Q ns
TPHL 25 40
RÁPIDO Y LS
límites
Símbolo Parámetro
Parámetro min Typ Max Unidad Condiciónes de la prueba
DEFINICIÓN DE TÉRMINOS
Puesta de HORA (TS) se define como el tiempo mínimo requerido para ción. Un tiempo de mantenimiento negativo indica º a el nivel lógico correcto
º nivel lógico correcto e a estar presente en la entrada lógica antes de la puede ser liberado antes de la transición PL de LOW-a-alto y todavía ser
transición PL de LOW-a-alto con el fin de ser reconocidos y transferidos a las reconocidos. RECUPERACIÓN TIME (TREC) se define como el tiempo
salidas. mínimo requerido entre el final del pulso de reset y la transición de reloj de
H OLD TIME (th) se define como el tiempo mínimo después de la transición PL de LOW-a-alto con el fin de reconocer y transferir datos de alta a las salidas
LOW-a-alto que el nivel lógico debe ser mantenido a la entrada con el fin de Q.
asegurar la continuidad de reconocimiento
RÁPIDO Y LS
FORMAS DE ONDA AC
Figura 1
NOTA: PL = BAJA
Figura 2 figura 3
Figura 4 Figura 5
Figura 6 Figura 7
RÁPIDO Y LS
1
8
RX 45 °
GRAMO do
!? !?
- T-
METRO J
re F
K °( °( °( °(
"? ! !
F
do
S
- T-
!? !?
H K ML !? !?
J
GRAMO
re
° ° ° °
"?
- T-
* *
K
!? !?
norte METRO !? !?
GRAMO J * *
DEF !? !?
"? !
° ° ° °
"? !
RÁPIDO Y LS
◊ RÁPIDO Y LS