UNIVERSIDADE DE BRASÍLIA – UnB

FACULDADE GAMA - FGA

VERSÃO 1.0
MANUAL: ISE 14.7

AUTOR: GUSTAVO CALTABIANO EICHLER

SUPERVISÃO: PROFA. LOURDES BRASIL
 Passo a passo Portas OR, AND e XOR no ISE 14.7

1. Iniciar um novo projeto:

Vá na aba superior, clique no Item File e selecione New Project

2. Ao abrir a página de New Project Wizard, nomeie seu projeto e clique em Next. Em
seguida clique em Next novamente e depois em Finish.

Feito por: Gustavo Caltabiano Eichler

Data: 21/08/2016
 3. Para iniciar um Codigo em VHDL, vá na aba superior e clique em Project e em seguida
New Source

4. Ao abrir o New Source Wizard, selecione o item VHDL Module e nomeie seu Projeto e
clique em Next.

Feito por: Gustavo Caltabiano Eichler

Data: 21/08/2016
 5. Após o item 4, abrirá uma janela para especificar as entradas e saídas do projeto.
Nomeie as entradas e as saídas de acordo com o seu projeto e clique em Next e depois
Finish.

Feito por: Gustavo Caltabiano Eichler

Data: 21/08/2016
 6. Agora na tela do computador temos o corpo do projeto montado. Para dar sequência
ao projeto, obtenha da tabela verdade das portas Or, And e Xor suas expressões
lógicas.

Fonte:http://www.bpiropo.com.br/graficos/FPC_AC20051003a.jpg

Feito por: Gustavo Caltabiano Eichler

Data: 21/08/2016
 7. Obtendo as expressões lógicas da tabela acima, vamos ao código digitar a expressão
Lógica no espaço que segue logo após a palavra begin. Os códigos abaixo são
respectivamente And, Or e Xor.

Feito por: Gustavo Caltabiano Eichler

Data: 21/08/2016
Feito por: Gustavo Caltabiano Eichler
Data: 21/08/2016
 8. Para simular o comportamento das portas lógicas criadas abriremos o item ISim, que
se localiza na parte esquerda da tela, lembre-se de estar no ambiente de simulação
para fazer esse procedimento. Ao abrir o item Isim duas opções ficarão disponíveis:
Check Syntax e Simulate Model. Clique duas vezes em simulate model para iniciar a
simulação.

Feito por: Gustavo Caltabiano Eichler

Data: 21/08/2016
 9. Ao abrir a página de simulação, clique com o botão direito em uma das duas entradas
que foi especificada no seu projeto e selecione a opção Force clock. Force o clock para
as duas entradas especificadas no projeto trocando apenas o valor do período.

Feito por: Gustavo Caltabiano Eichler

Data: 21/08/2016
 10. Selecione o item Run All ou o item ao lado direito para rodar de passo em passo na aba
superior para dar início a simulação.

11. Cheque os valores obtidos com os valores esperados para verificar o funcionamento
pleno do projeto. As imagens mostram respectivamente as simulações das portas And,
Or e Xor.

Feito por: Gustavo Caltabiano Eichler

Data: 21/08/2016
Feito por: Gustavo Caltabiano Eichler
Data: 21/08/2016
 12. Para visualizar os níveis lógicos da simulação em forma de números, ao invés de
formas de onda, é possível um virtual bus clicando com o botão direito na entrada em
que você deseja e clicar em New Virtual Bus. Essa ferramenta transforma as formas de
onda em números que representam os níveis lógicos de cada entrada selecionada.

13. Fim do projeto.

Feito por: Gustavo Caltabiano Eichler

Data: 21/08/2016