La jerarquía de multiplexaje descrita anteriormente se ve simple en principio,
pero en la práctica existen complicaciones. Cuando se multiplexa un número de canales de 2 Mbit/s es probable que hayan sido originados por diferentes equipos, cada uno generando velocidades un poco diferentes. De esta manera, antes de que estos canales de 2 Mbit/s puedan ser intercalados deben ser colocados a la misma velocidad adicionando "bits de relleno" o "bits de justificación". Estos bits de justificación son reconocidos de tal forma que cuando la demultiplexación ocurre, se descartan dejando la información original. Este proceso se conoce como operación plesiócrona, significando "casi síncrona". La operación de un multiplexor plesiócrono se muestra en la figura 1.4.
Los mismos problemas de sincronización que se describieron anteriormente
ocurren en cada nivel de la jerarquía de multiplexaje, así que los bits de justificación se adicionan en cada etapa. El uso de operación plesiócrona a través de la jerarquía ha llevado a la adopción del término II jerarquía digital plesiócrona" o PDH. TECNOLOGÍAS DE TRANSPORTE PDH - SDH