Академический Документы
Профессиональный Документы
Культура Документы
INFORME PREVIO N° 3
SECCION : O
GRUPO : 6
FECHA : 19/10/2017
Objetivos:
Resumen Teórico:
a) Decodificadores binarios
c) El display de 7 segmentos
Los valores binarios 1010 a 1111 en BCD nunca se presentan, entonces las salidas
se tratan como condiciones de no importa.
d) Registros de 3 estados
El principio básico de un registro de estados es la presencia de tres estados para la
salida del dispositivo (0, 1 y alta impedancia) según el valor de una entrada de
control predeterminada. El dispositivo más básico es el registro ("buffer") de tres
estados. Este registro posee una entrada de habilitación ("entrada lateral al
registro") para determinar su comportamiento como amplificador, inversor
ordinario o dispositivo de alta impedancia. La figura muestra el símbolo lógico del
registro. En los casos 1 y 3 se habilita con estado activo alto y en los casos 2 y 4 se
habilita con estado activo bajo. En estado de activación la salida se comporta como
amplificador o inversor. Cuando la entrada de habilitación se niega, la salida va a
un estado de alta impedancia (Z).
Estos dispositivos permiten que varias fuentes puedan compartir una misma línea
de comunicación, siempre y cuando una sola fuente utilice la línea a la vez. Un
circuito de este tipo se muestra en la siguiente figura. El circuito se configura con
un decodificador para seleccionar una de ocho líneas de salida. Por ejemplo, la
selección 001 habilita la salida Y1 en estado bajo, activando el registro 2 y coloca la
información de entrada del registro en la línea de comunicación.
Los registros de tres estados pasan más rápidamente al estado Z. Por el contrario,
el tiempo de transición para salir del estado Z es mucho más demorado. El tiempo
muerto en la línea de comunicación debe ser lo bastante largo para tomar en
cuenta las diferencias del peor caso entre los tiempos de activación y desactivación
de los dispositivos al igual que las asimetrías en las señales de control de los tres
estados.
e) Codificadores
Codificador binario
El codificador binario tiene 2n entradas y n salidas. Sólo, una sola de las entradas
puede estar activada. La salida suministra el valor binario correspondiente a la
entrada activada. Este tipo de codificador opera en forma contraria a los
decodificadores de 2 a 4, 3 a 8, estudiados antes.
Codificador de 8 a 3
El codificador 8 a 3 tiene 8 entradas (I0 a I7), una para cada uno de los ocho dígitos
y 3 salidas que conforman el número binario equivalente (A0 a A2). La siguiente
figura muestra el diagrama de bloques del decodificador.
Codificador de 8 a 3
Circuito lógico del decodificador 8 a 3.
f) Multiplexores (MUX)
Multiplexor 2 a 1
Multiplexor 4 a 1
Multiplexor 4 a 1
Cuestionario:
Sumar los dos números BCD utilizando las reglas de la suma binaria vistas anteriormente.
dos dígitos BCD, A y B. La unidad debe realizar cuatro operaciones aritméticas que
dependen de los valores de las variables de selección, de manera que verifique la
tabla siguiente:
V1 V2 FUNCIÓN DE SALIDA
0 0 A + Complemento a 9 de B
0 1 A+B
1 0 A + Complemento a 10 de B
1 1 A+1
SOLUCION:
a=(A+B+C)’
Para ‘b’:
b= BC’
SOLUCION:
Notamos que las salidas son en bajo por lo que podemos hacer uso de compuertas NAND
(Mintérminos).
Para efectuar esta conversión de código BCD 2421 a código BCD natural realizamos los mismos
pasos que para el caso anterior, con la única diferencia que cambiamos de decodificador para
obtener el número en BCD natural (la salida se muestra en LED’s). Para este caso utilizamos el
codificador decimal 74 147.
Notar que las salidas del codificador 74 147 son activas en bajo por lo que usamos negadores en
las salidas de este codificador para poder visualizar correctamente en los LED’s de salida.
SOLUCIÓN:
Antes de mostrar el diseño del circuito debemos saber la forma de operar los teclados
hexadecimales.
La salida del decodificador será el número comprendido entre 0000 y 1111; la salida será en 4
líneas de salida por lo que obtendremos la salida bit por bit.
Para poder encender el display podemos obtener una función de encendido para cada segmento,
por lo que la tabla de combinaciones será:
Para poder usar una menor cantidad de puertas lógicas es preferible representar las funciones de
salida por medio de maxterminos, así nuestras funciones serán:
Ahora para terminar, debemos enviar la salida del decodificador para teclado hexadecimal a un
decodificador de 4 a 16 (74154) con salidas bajo activas, es decir que dependiendo de la entrada el
decoder activará solo una salida con “0” y las otras permanecerán en “1”, finalmente debemos unir
las salidas a compuertas AND que obedecen a los maxterminos; debe tenerse en cuenta que el
display usado es de ánodo común.
6. Diseñe e implemente un circuito decodificador, que decodifique un número
binario de cuatro bits (16 combinaciones) al sistema de letras que serán
visualizadas en un display de 7 segmentos, donde:
SOLUCION:
Al tener presente los segmentos (a,b,c,d,e,f,g) que deben estar encendidos o apagados al
introducir una determinada entrada, obtenemos la siguiente tabla de combinaciones:
Podemos realizar la implementación con decodificadores con salidas en alto o bajo nivel, en esta
experiencia haremos uso del decoder 4 a 16 (C.I 74154) con salidas en bajo nivel; podemos hacer
uso de compuertas NAND (Mintérminos) o AND (Maxterminos).
Luego, para cada entrada del display de 7 segmentos se tendrán las siguientes funciones:
7. Empleando un multiplexor de 4 a 1 y compuertas externas mínimas, implemente
la siguiente función de Boole:
f (A,B,C,D) = AB’+BD+CD+B’D’
Use las variables A y B como variables de control del MUX, además indicar la especificación
decimal de la función, teniendo en cuenta que B debe estar conectado a S0.
SOLUCION:
Para la implementación del circuito se usará el multiplexor 74153 Ordenando los datos de la tabla
de verdad en la siguiente tabla
I0 I1 I2 I3
00 01 10 11
D’ 1 0 1 0
D 0 1 1 1
C’
D’ 1 0 1 0 C
D 1 1 1 1
De la tabla, se obtiene la configuración que tiene que ir conectada a cada entrada del multiplexor
(I0, I1, I2, I3):
I0=C’D’+CD’+CD=C’D’+C
I1=C’D+CD=D
I2=CD+C’D’+C’D+CD’=1
I3=C’D+CD=D
Luego, a la salida del multiplexor se obtendrá la función lógica deseada que se visualizará en un
led.
SOLUCION:
Para el diseño del circuito se usará el sumador 7483; primero se calculara el complemento a 2 de B
para luego sumar los números A y [B]2, esta será la primera etapa.
La segunda etapa se diseña sabiendo que cuando A=B se debe tener S4S3S2S1=1000 que resulta
del complemento a dos.
Para A>B, S4 (que vendría a ser el acarreo de tres bits) será siempre 1 lógico.
Para A<B, S4 será siempre 0 lógico. Con esto se arma la tabla de verdad del circuito.
De la tabla: Y=S4
Para Z:
Z= (S1+S2+S3)’
Para W:
W= S1 (S2+S3+S4)
9. Diseñe e implemente un circuito (bus de 4 bits) que transmita datos en forma
bidireccional, mostrar en display de 7 segmentos el dato transmitido. Emplee el
C.I. 74125 o 74126 (compuertas de tres estados).
SOLUCIÓN:
Si configuramos el DIP Switch del “extremo A” al valor 0011 y presionamos su respectivo pulsador
de transmisión, el dato se transmitirá al “extremo B” y se visualizará en el display de 7 segmentos
el dígito 3. Lo mismo sucede si colocamos un valor binario en los DIP Switch de B y presionamos su
respectivo pulsador de transmisión, el dato debe visualizarse en el display del “extremo A”.
Para almacenar los 4 bits que envía un “extremo” debe emplear el latch 74373. Para implementar
la direccionalidad emplee el CI 74244 o 74245.
TEORÍA:
Circuito bidireccional:
Desventaja: No se puede enviar ambos datos a la vez se termina el proceso de transmisión de una
entrada para que la otra entrada recién comience a trasmitir.
A. Crear el esquemático.
F. Compilar el proyecto.
G. Simular el proyecto.
Tabla de verdad