Universidad Autónoma de San Luis Potosí

Facultad de Ingeniería
Centro de Investigación y Estudios de Posgrado
Ingeniería Eléctrica

Laboratorio de Sistemas Digitales

Practica #1
Ing. Miguel Angel Toro Mendoza
1.-Comparar parámetros de un mismo CI CMOS para (CD4011 NAND),
de tres fabricantes diferentes.
• National Semiconductor
• Texas Instruments
• Fairchild

Texas Instruments
Se busco en la hoja de datos del fabricante los siguientes parámetros, con un 𝑉𝑐𝑐 = 5𝑣.
Tiempo de propagación de alto a bajo:
𝑇𝑝ℎ𝑙 = 125𝑛𝑠
Tiempo de propagación de bajo a alto:
𝑇𝑝𝑙ℎ = 125𝑛𝑠
Rise time y fall time:
𝑡𝑟 = 𝑡𝑓 = 100𝑛𝑠 𝑎 25℃

Margen de Ruido:
- 𝑁𝑀𝐿 (𝑁𝑜𝑖𝑠𝑒 𝑀𝑎𝑟𝑔𝑖𝑛 𝐿𝑜𝑤) = 𝑉𝑖𝐿𝑚𝑎𝑥 − 𝑉𝑜𝐿𝑚𝑎𝑥.
𝑁𝑀𝐿 = 1.5 − 0.05 = 1.45𝑣
- 𝑁𝑀𝐻 (𝑁𝑜𝑖𝑠𝑒 𝑀𝑎𝑟𝑔𝑖𝑛 𝐻𝑖𝑔ℎ) = 𝑉𝑜𝐻𝑚𝑖𝑛 − 𝑉𝑖𝐻𝑚𝑖𝑛.
𝑁𝑀𝐻 = 4.95 − 3.5 = 1.45𝑣

National Semiconducter
Se busco en la hoja de datos del fabricante los siguientes parámetros, con un 𝑉𝑐𝑐 = 5𝑣.
Tiempo de propagación de alto a bajo:
𝑇𝑝ℎ𝑙 = 120𝑛𝑠
Tiempo de propagación de bajo a alto:
𝑇𝑝𝑙ℎ = 110𝑛𝑠
Rise time y fall time:
𝑡𝑟 = 𝑡𝑓 = 90𝑛𝑠 𝑎 25℃
Margen de Ruido:
- 𝑁𝑀𝐿 (𝑁𝑜𝑖𝑠𝑒 𝑀𝑎𝑟𝑔𝑖𝑛 𝐿𝑜𝑤) = 𝑉𝑖𝐿𝑚𝑎𝑥 − 𝑉𝑜𝐿𝑚𝑎𝑥.
𝑁𝑀𝐿 = 1.5 − 0.05 = 1.45𝑣
- 𝑁𝑀𝐻 (𝑁𝑜𝑖𝑠𝑒 𝑀𝑎𝑟𝑔𝑖𝑛 𝐻𝑖𝑔ℎ) = 𝑉𝑜𝐻𝑚𝑖𝑛 − 𝑉𝑖𝐻𝑚𝑖𝑛.
𝑁𝑀𝐻 = 4.95 − 3.5 = 1.45𝑣
2
 Fairchild
Se busco en la hoja de datos del fabricante los siguientes parámetros, con un 𝑉𝑐𝑐 = 5𝑣.
Tiempo de propagación de alto a bajo:
𝑇𝑝ℎ𝑙 = 120𝑛𝑠
Tiempo de propagación de bajo a alto:
𝑇𝑝𝑙ℎ = 110𝑛𝑠
Rise time y fall time:
𝑡𝑟 = 𝑡𝑓 = 90𝑛𝑠 𝑎 25℃
Margen de Ruido:

- 𝑁𝑀𝐿 (𝑁𝑜𝑖𝑠𝑒 𝑀𝑎𝑟𝑔𝑖𝑛 𝐿𝑜𝑤) = 𝑉𝑖𝐿𝑚𝑎𝑥 − 𝑉𝑜𝐿𝑚𝑎𝑥.

𝑁𝑀𝐿 = 1.5 − 0.05 = 1.45𝑣
- 𝑁𝑀𝐻 (𝑁𝑜𝑖𝑠𝑒 𝑀𝑎𝑟𝑔𝑖𝑛 𝐻𝑖𝑔ℎ) = 𝑉𝑜𝐻𝑚𝑖𝑛 − 𝑉𝑖𝐻𝑚𝑖𝑛.
𝑁𝑀𝐻 = 4.95 − 3.5 = 1.45𝑣

Tabla 1. Comparación de Fabricantes

Fabricantes/Parámetros Tphl Tplh tr tf NML NMH

Texas Instrument 125ns 125ns 100ns 100ns 1.45v 1.45v

National 120ns 110ns 90ns 90ns 1.45v 1.45v

Semiconductor
Fairchild 120ns 110ns 90ns 90ns 1.45v 1.45v

2.- Proponer un circuito para interconectar un inversor CMOS CD a un

inversor TTL que requiere mayor corriente.
El CMOS como ya se ha observado, tiene corrientes de salida bastante bajas en
comparación con la corriente de entrada que necesita el TTL, por eso es importante buscar
una solución para este problema y que de alguna forma se puedan nivelar los niveles de
corriente para que el CMOS pueda excitar la entrada del TTL. Para esto se propone
conectar en serie en la salida del CMOS un Buffer CMOS, el cual tiene mayores corrientes
de salida, por ejemplo; el 74C902 tiene corrientes de: 𝐼𝑖𝐿𝑚𝑎𝑥 = 3.6 𝑚𝐴 𝑦 𝐼𝑜𝐻𝑚𝑎𝑥 =
800 𝜇𝐴

3
Como una carga TTL estándar tiene una corriente de entrada de estado bajo de 1.6 𝑚𝐴 y en
estado alto de 40𝜇𝐴, un 74C902 puede excitar dos cargas TTL estándar.

Figura 1. Circuito para conexión CMOS a TTL

3.- Estimar la frecuencia máxima de operación del inversor CMOS HCT
de acuerdo a la potencia máxima especificada en la hoja de datos (Sin
carga y con una carga equivalente a una compuerta similar); sin perder
de vista los tiempos de propagación.
Los CMOS solo se ven afectados por las conmutaciones, así que su potencia disipada es
únicamente dinámica; caso contrario al TTL que su potencia total de disipación es el
conjunto de la potencia estática y la potencia dinámica; este efecto es por la construcción
del TTL( Transistores bipolares y resistencias) y el CMOS( Transistores de efecto de
campo de compuerta asilada).
Parámetros:
Inversor CMOS 74HCT04 (Diodes Incorporated)
𝑉𝑐𝑐 = 5.5𝑣
𝑇 = 25℃
𝐶𝑎𝑝𝑎𝑐𝑖𝑡𝑎𝑛𝑐𝑖𝑎 𝑑𝑒 𝐸𝑛𝑡𝑟𝑎𝑑𝑎 (𝐶𝐼) = 4𝑝𝐹
𝐶𝑎𝑝𝑎𝑐𝑖𝑡𝑎𝑛𝑐𝑖𝑎 𝑝𝑜𝑟 𝐶𝑜𝑚𝑝𝑢𝑒𝑟𝑡𝑎 (𝐶𝑃𝐷 ) = 22𝑝𝐹
𝑃𝑜𝑡𝑒𝑛𝑐𝑖𝑎 𝑇𝑜𝑡𝑎𝑙 𝐷𝑖𝑠𝑖𝑝𝑎𝑑𝑎 (𝑃𝑇𝑂𝑇 ) = 500𝑚𝑊

• Sin Carga:
𝑃𝐷𝐶𝐿 = 𝑓( 𝐶𝐼 + 𝐶𝑃𝐷 )𝑉𝑐𝑐 2
500𝑚𝑊
𝑓= = 4132231405 𝐻𝑧
4𝑝𝐹(5.52 )

4
 • Con Carga ( 1 Compuerta a la Salida):
𝑃𝐷𝐶𝐿 = 𝑓( 𝐶𝐼 + 𝐶𝑃𝐷 )𝑉𝑐𝑐 2
500𝑚𝑊
𝑓= = 635727908.5 𝐻𝑧
(4𝑝𝐹 + 22𝑝𝐹)(5.52 )

4.- Calcular el consumo a la mitad de la frecuencia encontrada y aun

cuarto de la frecuencia.

• Mitad de la frecuencia (Sin Carga):

4132231405
𝑓= = 2066115702 𝐻𝑧
2
𝑃𝐷𝐶𝐿 = 𝑓( 𝐶𝐼 + 𝐶𝑃𝐷 )𝑉𝑐𝑐 2
𝑃𝐷𝐶𝐿 = (2066115702)(4𝑝𝐹)(5.52 ) = 250𝑚𝑊
• Mitad de la frecuencia (Con Carga):
635727908.5
𝑓= = 317863954.3 𝐻𝑧
2
𝑃𝐷𝐶𝐿 = 𝑓( 𝐶𝐼 + 𝐶𝑃𝐷 )𝑉𝑐𝑐 2
𝑃𝐷𝐶𝐿 = (635727908.5)(4𝑝𝐹 + 22𝑝𝐹)(5.52 ) = 250𝑚𝑊

• Un cuarto de la frecuencia (Sin Carga):

4132231405
𝑓= = 1033057851 𝐻𝑧
4
𝑃𝐷𝐶𝐿 = 𝑓( 𝐶𝐼 + 𝐶𝑃𝐷 )𝑉𝑐𝑐 2
𝑃𝐷𝐶𝐿 = (1033057851)(4𝑝𝐹)(5.52 ) = 125𝑚𝑊

• Un cuarto de la frecuencia (Con Carga):

635727908.5
𝑓= = 158931977.1 𝐻𝑧
4
𝑃𝐷𝐶𝐿 = 𝑓( 𝐶𝐼 + 𝐶𝑃𝐷 )𝑉𝑐𝑐 2
𝑃𝐷𝐶𝐿 = (158931977.1 )(4𝑝𝐹 + 22𝑝𝐹)(5.52 ) = 125𝑚𝑊

5
5.- Encontrar los parámetros de un inversor 74HC04N realizando
pruebas físicas y compararlas con la hoja de datos del fabricante.
Texas Instruments : 𝑣𝑐𝑐 = 5𝑣 𝐻𝑧 = 1 𝑘𝐻𝑧
• Sin carga:
Tiempo de propagación de alto a bajo:
𝑇𝑝ℎ𝑙 = 2.4𝑛𝑠

Figura 2.Tphl de un Inversor 74HC04N sin cargas

6
Tiempo de propagación de bajo a alto:
𝑇𝑝𝑙ℎ = 12𝑛𝑠

Figura 3.Tplh de un Inversor 74HC04N sin cargas

Fall Time 𝑡𝑓 = 8.2𝑛𝑠

Figura 4.tf de un Inversor 74HC04N sin cargas

7
Rise Time: 𝑡𝑟 = 20𝑛𝑠

Figura 5.tr de un Inversor 74HC04N sin cargas

Margen de Ruido :
Condiciones de Operación: 𝑉𝑐𝑐 = 4.5𝑣
- 𝑁𝑀𝐿 (𝑁𝑜𝑖𝑠𝑒 𝑀𝑎𝑟𝑔𝑖𝑛 𝐿𝑜𝑤) = 𝑉𝑖𝐿𝑚𝑎𝑥 − 𝑉𝑜𝐿𝑚𝑎𝑥.
𝑁𝑀𝐿 = 1.35 − 0.33 = 1.02𝑣
- 𝑁𝑀𝐻 (𝑁𝑜𝑖𝑠𝑒 𝑀𝑎𝑟𝑔𝑖𝑛 𝐻𝑖𝑔ℎ) = 𝑉𝑜𝐻𝑚𝑖𝑛 − 𝑉𝑖𝐻𝑚𝑖𝑛.
𝑁𝑀𝐻 = 3.84 − 3.15 = 0.69𝑣

8
 • Con Carga (5 inversores) :
Tiempo de propagación de alto a bajo:
𝑇𝑝ℎ𝑙 = 11.6𝑛𝑠

Figura 6.Tphl de un Inversor 74HC04N con cargas

Tiempo de propagación de bajo a alto:
𝑇𝑝𝑙ℎ = 28𝑛𝑠

Figura 7.Tplh de un Inversor 74HC04N con cargas

9
Fall time: 𝑡𝑓 = 18𝑛𝑠

Figura 8.tf de un Inversor 74HC04N con cargas

Rise Time: 𝑡𝑟 = 36𝑛𝑠

Figura 9.tr de un Inversor 74HC04N con cargas

10
 Tabla 2. Comparación pruebas físicas vs Hoja de datos
74HC04N Sin Carga Con Carga Hoja de
(Inversores) Datos
Tphl 24ns 11.6ns 10ns
Tplh 12ns 28ns 9ns
Tf 8.2ns 18ns 6ns
Tr 20ns 36ns 6ns
NMH 0.69v
NML 1.02v

Potencia Estática:
𝑉𝑐𝑐(𝐼𝑐𝑐𝐻 + 𝐼𝑐𝑐𝐿 )
𝑃=
2
Donde:
𝑣𝑐𝑐 = 5𝑣
𝐼𝑐𝑐𝐻 = 15𝑚𝐴
𝐼𝑐𝑐𝐿 = 30𝑚𝐴

5(15𝑚𝐴 + 30𝑚𝐴)
𝑃= = 112.5𝑚𝐴
2
Potencia Dinámica:

𝑃𝐷𝐶𝐿 = 𝑓( 𝐶𝐼 + 𝐶𝑃𝐷 )𝑉𝑐𝑐 2

Donde:
𝑉𝑐𝑐 = 5𝑣
𝐶𝐼 = 10𝑝𝐹
𝐶𝑃𝐷 = 20𝑝𝐹
𝑓 = 1𝑘𝐻𝑧

𝑃𝐷𝐶𝐿 = (1𝑘𝐻𝑧)( 10𝑝𝐹 + 20𝑝𝐹(5))52 = 2.75𝜇𝑊

11
Conclusiones
Después de analizar los diferentes parámetros de las compuertas NAND entre sus distintos
fabricantes, se puede observar que su variación es mínima, además que la frecuencia
máxima a la que pueden llegar a trabajar está relacionada con los tiempos de propagación,
y estos tiempos pueden llegar a impedirte frecuencias muy altas.
Además, nos pudimos percatar que los CMOS son mas eficientes, ya que por su
construcción (Transistores de efecto de campo de compuerta aislada), no se ven afectados
por la potencia estática como en el caso de los TTL.
Al conectar las 5 cargas en el inversor, se puedo observar que al acercar las formas de onda
para medir los tiempos, se veían muy distorsionadas y no se podían distinguir los rangos
adecuadamente, esto se debe a que las capacitancias de cada compuerta afecta directamente
los tiempos de subida y de bajada.

Referencias
[1].- Malvino, A. P., & Leach, D. P. (1988). Principios y aplicaciones digitales. Marcombo.
[2].- Díaz-Estrella, A. (2007). Diseño de sistemas digitales. Servicio de Publicaciones y Divulgación
Científica.

[3].- Hayes, J. P. (1988). Diseño de sistemas digitales y microprocesadores.

12