Академический Документы
Профессиональный Документы
Культура Документы
Carlos Caldas 1
RESOLUÇÃO DE
EXERCÍCIOS
Prof. Carlos Caldas
Questões de Arquitetura
2
1 1
2 2
3 3
4 4
5
5
6
6, 7, 8
7
Diversos Diversos
1 9
2 10
3 11
4 12
5 13
6 14
15
7
16
8
17
Prof. Carlos Caldas
Questões de SO
4
1 1
2 2
3 3
4 4
5
1 1
2 2
3 3
4 4
5
(2009/CESPE – ANAC)
Para se representar o número decimal 524.288 em
binário, são necessários 19 bits.
O maior número inteiro
representado por N Bits = 2n - 1
219-1 = 2*2*2*2*2*2*2*2*2*2*2*2*2*2*2*2*2*2*2 - 1
210 * 29 - 1=1024 * 512 - 1
210 * 29 – 1 = 524.288 – 1 = 524.287
Falso
Verdadeiro
Correto
Prof. Carlos Caldas
Questão A5 Representação Binária de Inteiros Negativos
10
11
(2009/CESPE – INMETRO)
Considerando os circuitos lógicos
nas figuras I, II e III acima, julgue os
itens subsequentes, com relação a
conceitos de álgebra booleana.
No circuito da figura I, se A = 1 e
F B = 1, a saída S será igual a 1.
No circuito da figura II, se A = 1,
V
B = 1 e C = 1, a saída S será igual
a 0.
No circuito da figura III, se A = 1,
V
B = 1, C = 0 e D = 1, a saída S
será igual a 0.
12
Verdadeiro
13
Falso
14
Verdadeiro
15
Verdadeiro
19
FALSO
FALSO
22
(2009/CESPE – ANAC)
Ao se projetar um computador sequencial, seguindo
o modelo de von Neumann, é fundamental adotar
um processador no qual o tamanho em bits do
contador de instrução seja igual ao tamanho do
registrador de dados da memória.
Falso
23
Verdadeiro
V II Uma técnica para simplificar o conjunto de instruções em um RISC é não prover instruções com
modos de endereçamento variados e complexos. Podem também ser reduzidas as instruções
que acessam a memória.
III Na arquitetura PC, o front-side-bus (FSB) interliga o processador à memória cache, mas não à
F
memória principal. A freqüência do clock da unidade central de processamento tem que ser a
do seu FSB.
F IV Os termos IDE, SCSI e SATA designam tipos de interfaces usadas para comunicação com
unidades de disco rígido. A SATA é uma interface paralela para comunicação com unidades
de disco.
V V O projeto de uma memória cache visa aumentar a chance de se encontrar o dado na cache,
minimizar o atraso resultante de um dado não estar na cache e minimizar o custo de atualizar
a memória principal.
A quantidade de itens certos é igual a Alternativa B
Prof. Carlos Caldas
a) 1. b) 2. c) 3. d) 4.
Questão C9
27
Alternativa B
Prof. Carlos Caldas
Questão C10
28
29
Verdadeiro
Falso
32
Verdadeiro
(E) 128
Prof. Carlos Caldas
Questão C16
34
Alternativa A
Prof. Carlos Caldas
Questão C17 DMA
35
Alternativa A
Prof. Carlos Caldas
Questão D1
36
Verdadeiro
Prof. Carlos Caldas
Questão D2 Estados de um processo
37
Falso
38
39
Alternativa C
Prof. Carlos Caldas
Questão D5 Estados de um processo
40
41
Alternativa A
Prof. Carlos Caldas
Questão E1 Arquivos
42
43
Falso
44
Falso
Prof. Carlos Caldas
Questão F1 Alocação Particionada Estática
46
Falso
Prof. Carlos Caldas
Questão F2 Técnica de Overlay
47
48
Falso
Prof. Carlos Caldas
Questão F4 Técnicas de escrita de cache
49
51
Falso
Prof. Carlos Caldas
Questão G3 Round robin
52
Verdadeiro
53
Verdadeiro
3 2 1 0 Posição
Algarismos 1 4 0 5
Valor 1 * 83=512 4 * 82=256 0 * 81=0 5 * 80=5
Relativo
512 + 256 + 0 + 5 = 77310
Prof. Carlos Caldas
Mudança de Base 82
57
Base 8 Base 2
Cada digito em Octal necessita de 3 digitos binários
para representá-lo
Exemplo:
111
101
001
2 1 0 -1 -2
1 5 7, 3 5
4 digitos mantissa
1 digitos expoente
635.100.00010 = 6,351 * 10^5
Mantissa Expoente
6, 3 5 1 5
635.100.000 (9 digitos)
6,351 * 105 (5 digitos)
Algarismos
Complemento de dois
Exemplo
11111110 = -1 Sinal negativo
11111111 = 0 Sinal Negativo
01111111 = 0 Sinal Positivo
Intervalo
[-127, ..., -0, +0, ..., +127]
Prof. Carlos Caldas
Representação Binária de Inteiros
64
Negativos (4)
Complemento de 2
Tem um bit de sinal (bit mais à esquerda), onde o 0(zero) é
positivo e o 1(um) é negativo.
Aplica-se complemento de 1 e depois soma-se um bit ao
digito menos significativo
Exemplo
000000110 = 6
111111001 = -6 (complememto de 1)
111111010 = -6 (complemento de 2)
Intervalo
[-128, ..., +0, ..., +127]
Prof. Carlos Caldas
Representação Binária de Inteiros
65
Negativos (5)
Excesso 2m-1 para números de m bits
Representaum número armazenado como a soma dele
mesmo com 2m-1.
Exemplo
m = 8bits denominado Excesso 128
(-6)10 em Excesso 128 é representado por (-6 + 128)10
= (122)10
(-6)10 em Excesso 128 = (122)10 = (01111010)2
Intervalo
[-128, 127] são mapeados para [0, 255 ]
Arquitetura Organização
IR (Instruction Register)
PC (Program Counter)
AC (Acumulator)
Portas Lógicas
Circuitosdigitais compostos por transistors bipolares da
familia TTL (Lógica Transistor Transistor)
A B S
A
S 0 0 0
AND S=AxB
0 1 0
B
1 0 0
1 1 1
A B S
A
NAND S 0 0 1
S=AxB
B
0 1 1
Negação 1 0 1
1 1 0
A B S
A
S 0 0 0
OR S=A+B
0 1 1
B
1 0 1
1 1 1
A B S
A
S 0 0 1
NOR S=A+B
0 1 0
B
Negação 1 0 0
1 1 0
A S
A S
S=A 0 1
NOT
1 0
A B S
A
0 0 0
XOR S S=AB
0 1 1
B
1 0 1
1 1 0
A B S
XNOR A
0 0 1
S S=AB
0 1 0
B
Negação 1 0 0
1 1 1
Projeto monociclo
Execução
L E
Instrução 2
Instrução 3 L E
L E
Instrução 4
0 1 2 3 4 5 6 tempo
B D C O E
Instrução 1
B D C O E
Instrução 2
B D C O E
Instrução 3
B D
Instrução 4
Obs:
Pipeline simples
Implantado no i486
Pipeline duplo
Implantado no Pentium
Pipeline u
Pipeline v
Processador superescalar
Implantado no Pentium II
Definição
Localonde os dados e informações são armazenados
para que possam ser recuperados posteriormente.
Características Fundamentais
Capacidade de armazenamento
Características físicas
Tecnologia de Fabricação
Hierarquia
Desempenho
Método de acesso
Características físicas
Voláteis / Permanente Tecnologia de
Leitura e Escrita / fabricação
Somente Leitura Semicondutores.
Magnéticas
Óticas
Nivel hierárquivo
Registrador Método de acesso
Cache Sequencial
Principal Direto
Secundária Aleatório
Mapeado ou associativo
Palavras
Registradores
Cache
Preço
Velocidade
Memória Principal
Memória Secundária
Princípios da Localidade
Localidade Temporal Se um ítem é referenciado, ele
tenderá a ser referenciado novamente.
Ex: Loops (instruções e dados).
Localidade Espacial Se um ítem é referenciado,
itens cujos endereços são próximos a este, tenderão a
ser referenciados também.
Ex: acesso a dados em um array.
Desempenho
Tempo de acesso ou tempo de leitura
Período de tempo decorrido entre o endereçamento do
processador e a resposta no barramento de dados.
Tempo de Ciclo de memória
Algumas memórias impedem o uso sucessivo da memória por um
pequeno intervalo de tempo.
Período de tempo decorrido entre duas operações sucessivas de
acesso à memória.
Taxa de transferência
Vazão na qual os dados podem ser transferidos de ou para a
unidade de memória.
Taxa de transferência:
Para uma memória de acesso não-aleatório, e valida a
seguintes relação:
TN = TA + N/R
Onde:
TN = Tempo médio para ler ou escrever N bits
TA = tempo médio de acesso
N = número de bits
R = taxa de transferência em bits por segund (bps).
Acesso Seqüêncial:
Os dados são organizados na memória em unidades
chamadas registros;
O acesso é feito segundo uma seqüência linear
específica;
Além dos dados armazenados existem também
informações de endereçamento;
Exemplo: Unidades de fita
Acesso Direto:
Cada bloco de memória possui um endereço único,
baseado na sua localização física;
O tempo de acesso é variável
Acesso Aleatório:
Cada posição de memória endereçável possui um
mecanismo de endereçamento único e fisicamente
conectado a ela;
O tempo de acesso é constante.
Exemplo:
A memória principal e memória cache.
Acesso Associativo:
Uma palavra é buscada na memória com base em
parte de seu conteúdo e não de acordo com seu
endereço.
Exemplo:
a memória cache
Tipos
Voláteis:
Memória RAM
Não voláteis: Memória ROM
Memória RAM
Também conhecidas como Conhecidas como DRAM
(Dinamic Random Access Memory)
Armazenam instruções e dados do programa (Modelo
Von Neumman)
Composta por células (normalmente 8 bits)
EEPROM
SRAM DRAM ROM PROM EPROM e Flash
Memory
RAID
Redundant Array of Inexpensive Disks
Redundant Array of Independent Disks
"Matriz Redundante de Discos Independentes".
Requisitos
É preciso utilizar pelo menos 2 HDs.
Placa mãe compativel ou Placa controladora
compatível
Motivação
Demanda por maior capacidade de armazenamento
Demanda por maior taxa de I/O
Demanda por tolerância a falhas
Visão do SO
Impactos
Desempenho de latência (tempo de acesso).
Níveis
RAID – Nível 0
RAID – Nível 1
RAID – Nível 4
RAID – Nível 5
RAID – 0 + 1
RAID – 1 + 0
Vantagens
Acesso rápido as informações (até 50% mais rápido).
Custo baixo para expansão de memória.
Desvantagens
Perda de confiabilidade
Indicações
Grandes requisições de dados.
Com o RAID, os dados cabíveis a cada disco são gravados
ao mesmo tempo. É muito usado em aplicações de CAD e
tratamento de imagens e vídeos.
Minimo de 2 discos
informações.
Vantagens
Tolerância a falha
A leitura dessas informações é mais rápida, pois pode-
se acessar duas fontes.
Desvantagens
A gravação de dados é mais lenta, pois é realizada
duas vezes.
Indicações
Servidores de arquivos
Mínimo de dois discos
Prof. Carlos Caldas
RAID Nível 2 (1)
112
Vantagens
Leitura rápida
Escrita rápida
Permite detecção e correção de falhas
Desvantagens
Requer que a rotação de todos os discos sejam sincronizadas
Exige muito do controlador porque ele tem que fazer uma
verificação de Hamming para cada leitura de bit
Indicações
Praticamente não é utilizado devido ao altissimo custo e ao fato
de que quase todos os discos rígidos novos saem de fábrica com
mecanismos de detecção de falhas implantados.
Mínimo de sete discos
Prof. Carlos Caldas
RAID Nível 2 (3)
114
Vantagens
Leitura rápida
Escrita rápida
Desvantagens
Requer que a rotação de todos os discos sejam
sincronizadas
Pelo menos 3 discos são necessários
Vantagens
Não necessita sincronizar todos os discos como o RAID
3.
Desvantagens
Desempenho ruim para pequenas atualizações
Indicações
Armazenamento de arquivos grandes
Pelo menos 3 discos são necessários
Vantagens
Minimiza o gargalo sobre o disco de paridade
existente nos níveis 3 e 4
Indicações
Propósitos gerais, SGBD, Servidor de Arquivos,
etc.
Necessita de pelo menos 3 discos para
funcionar.
Barramento de dados
Número de linhas de dados define a largura do
barramento de dados.
Normalmente 8, 16, 32 e 64 bits.
Mecanismo de arbitragem
Tratamento de interrupções
Síncrono
Um sinal de relógio temporiza as operações do
barramento
Assíncrono
O protocolo do barramento é definido com base em
relações de causa e efeito entre os sinais de controle
Usa-se um protocolo de “handshaking”
Mecanismo de arbitragem
Centralizados
Descentralizados
Principais barramentos
Interno
Utilizado internamente pelo microprocessador
Barramento Traseiro (Backside Bus ou Barramento de
Cache)
Conecta o processador à memória cache
Barramento Local (ou de Sistema ou Frontal (FSB)
Conecta o processador (ou memória cache) ao Chipset
(Ponte Norte)
Controlador
Controlaro dispositivo e manipular para ele o acesso
ao barramento.
Dispositivo
Dispositivopropriamente dito: teclado, disco rígido,
pen drive, etc.
Driver
Software que vai enviar os comandos ao controlador
de dispositivo
Definição
Processoé um programa em execução acompanhado
de um conjunto de atributos que permite ao Sistema
Operacional gerenciar a sua execução.
Ambiente onde o programa é executado
Contéminformações sobre a execução e recursos do sistema
que cada programa pode utilizar.
Estrutura
contexto de hardware
contexto de software
espaço de
endereçamento
As três partes mantêm
todas as informações
necessárias à
execução de um
programa.
Contexto de Hardware
Armazena o conteúdo dos registradores da CPU
Registradores gerais
Registradores específicos: PC, SP (stack pointer) e PSW
(program status word).
Contexto de Software
PID(Process Identification)
Quotas
arquivos abertos simultâneamente,
operações I/O pendentes,
processos, subprocessos e
threads que podem ser criadas,
espaço em disco, etc.
Privilégios
Prioridade de execução,
desativação sistema,
interrupção de processos, etc.
Prof. Carlos Caldas
Processos
Estrutura – Espaço de endereçamento
147
privilégios Programa
registrador de status
Espaço de
Endereçamento
Endereços de memória
principal alocados
Prof. Carlos Caldas
Processos
149
Implementação (1)
Tabela de processo
Bloco de Controle de Processo (Process Control
Block – PCB).
Residente na MP
Não Residente na MP
Espera Pronto
Background
Processos
Independentes
Processo B Processo C
Subprocessos
Prof. Carlos Caldas
Criação de Processos
155
Chamadas de Sistema
Unix/Linux Fork
Windows CreateProcess
Windows TerminateProcess
Throughput (Vazão)
Número de processos executados em um determinado
intervalo de tempo.
Tempo de Espera
Tempo total que um processo permanece na fila de
pronto durante seu processamento, aguardando para
ser executado.
Tempo de Turnaround
É o tempo que um processo leva desde a sua
criação até seu término.
Tempo de Resposta
É o tempo decorrido entre uma requisição ao
sistema ou à aplicação e o instante em que a
resposta é exibida.
Não-Preemptivo
Neste tipo de escalonamento, quando um processo está em
execução, nenhum evento externo pode ocasionar a perda do
uso da CPU.
O processo somente sai do estado de execução caso termine seu
processamento ou execute instruções do próprio código que
ocasionem uma mudança para o estado de espera.
Preemptivo
Neste tipo de escalonamento o sistema operacional pode
interromper um processo em execução e passá-lo para o estado
de pronto, com o objetivo de alocar outro processo na CPU.
Prof. Carlos Caldas
Gerência do Processador
FIFO ou FCFS
161
Criação Execução
Espera
Término
Criação Execução
Espera
Término
Criação Execução
Fila auxiliar
Espera
Término
Prioridade P2
Criação Execução
Prioridade Pn
Espera
Prof. Carlos Caldas
Gerência do Processador
Escalonamento Circular com Prioridades
168
Fila dos processos no estado de Pronto
Prioridade P1
Término
Prioridade P2
Criação Execução
Prioridade Pn
Espera
Prof. Carlos Caldas
Gerência do Processador
Escalonamento por Múltiplas Filas com Realimentação
169 Fila dos processos no estado de Pronto
Criação Quantum
Execução Espera Pronto
Maior Prioridade P1 Menor
Prioridade Quantum
Execução Pronto
Prioridade P2
Execução Pronto
Prioridade P3
Execução Pronto
Alocação de memória
Sem Swapping Com Swapping
Create
Delete
Open
Close
Read
Write
Append
Truncate
Get Attributes
Set attributess
Implementações
Single Level Directory
Master File Directory/User File Directory
Problema
Fragmentação
Énecessário saber antecipadamente o tamanho do novo
arquivo.
Cópias de segurança
Mecanismos
Senha de acesso por arquivo
Grupos de usuário (Dono, Grupo e Todos)
Write-Back
CPU escreve os dados diretamente no cache, cabendo
ao sistema a escrita posterior (assíncrona) na memória
principal.
Rápido
Write-Through
CPU escreve na memória cache e o sistema realiza
uma escrita síncrona (praticamente ao mesmo tempo)
na memória principal.
Lento
0000 0001 XXXX EEEE Sobram 16 representações que podem referenciar 1 endereço
Resultado = 15 + 16
P1 P2 P3 P4 P5
CPU Burst 10 1 2 3 5
Prof. Carlos Caldas