You are on page 1of 9

INF-MCU 1

UNIVERSIDAD FRANCISCO DE PAULA SANTANDER Versión: 1.0


PROGRAMA DE INGENIERÍA ELECTRÓNICA
ELECTRONICA III Página: 1 de 9

Informe de la práctica de laboratorio N°2:


“Configuraciones típicas de amplificadores
operacionales”
Camilo Rubio – 1161103
Nicolás Cáceres – 1161101
INTRODUCCIÓN coincidir aproximadamente los diseñados, simulados e
Las diferentes configuraciones electrónicas que se aplican a implementados.
los amplificadores operacionales tienen el fin de obtener una
respuesta a una operación matemática, usando las ganancias III. HERRAMIENTAS UTILIZADAS
generadas correspondientes del amplificador aplicado como En el desarrollo de la práctica se utilizaron los conceptos y
un inversor. En esta práctica se desarrolla el diseño, fórmulas de cada uno de los tipos configuraciones típicas de
simulación e implementación de cuatro diferentes amplificadores explicados en la guía de la práctica y en las
configuraciones típicas de los amplificadores operacionales, el horas de clase, como bases teóricas para el diseño de los
sumador, restador, derivador e integrador, siguiendo pautas circuitos electrónicos a implementar. Se usó el software
específicas de diseño respecto a las ganancias y valores de Orcad, para realizar las respectivas simulaciones y a través de
voltaje en las entradas y salidas. este se comprobó el correcto funcionamiento de los circuitos
diseñados, se pudo comprobar los valores de amplitud de
I. OBJETIVOS voltaje en las señales de salida para cada una de las cuatro
 Diseñar y desarrollar los distintos tipos de configuraciones electrónicas del amplificador operacional. En
la implementación del circuito se manejaron circuitos
configuraciones de amplificadores operacionales
integrados LM741, encapsulados que contiene amplificadores
tales como el amplificador sumador, integrador, operacionales, así como también resistencias y capacitores
derivador y restador. cerámicos de valores hallados en la etapa de diseño, aparte del
 Implementar y evaluar un amplificador operacional generador de señales, para obtener las formas de ondas
en configuración sumador. necesarias para las entradas de las configuraciones, como
 Implementar y evaluar un amplificador operacional señales senoidales y cuadradas.
en configuración integrador.
 Implementar y evaluar un amplificador operacional IV. DESARROLLO DE LA PRÁCTICA
en configuración derivador. Se comenzó con el diseño del sumador siguiendo los
 Implementar y evaluar un amplificador operacional parámetros estipulados en la guía de laboratorio:
en configuración restador. Usando los últimos números de los códigos
 Evaluar la característica Slew Rate para cada tipo de 1+3
configuración.
V 1=V 2= =8 mV
500
Al ser la señal muy pequeña e imposible de obtener mediante
II. PLANTEAMIENTO DEL PROBLEMA el generador, se decidió alimentar con 100mV los dos
Se requiere diseñar, simular e implementar las configuraciones terminales del generador ya que es lo mínimo aceptado por el
típicas de amplificadores operacionales mencionadas dispositivo cuando están funcionando los dos canales.
anteriormente cumpliendo unos ítems específicos. En el caso Asumiendo A1=30 y A2=20
del sumador se debe configurar ambas señales de entrada en Vout 1 −RF
=
un valor de 8mV y ganancias menores de 30. En el restador, se Vin1 R1
debe configurar la primera señal de entrada en 80mV, la
segunda señal de entrada en 200mV y la señal de salida debe Vout 2 −RF
ser de 267mVp. En el derivador se utilizará una señal senoidal =
con una amplitud de 400mVp para obtener una salida con una Vin2 R2
amplitud de 10 Vp y por último en el integrador se configurará
una señal cuadrada con una amplitud de 400mVp para Las ganancias son negativas
conseguir una señal triangular con una salida de 5 V pico a
pico. Los valores de amplitud de voltaje de salida deben Con RF= 100 KΩ
INF-MCU 2
UNIVERSIDAD FRANCISCO DE PAULA SANTANDER Versión: 1.0
PROGRAMA DE INGENIERÍA ELECTRÓNICA
ELECTRONICA III Página: 2 de 9

200 K Ω
R 1= =6.8 K Ω V 2−V 1=200 mV −80 mV
30

200 K Ω V 2−V 1=120 mV


R 2= =10 K Ω
20
100 K Ω
Las ganancias serán de 267 mV = (120 mV )
200 K R1
A 1= =29.41
6.8 K
100 K Ω
R 1= (120 mV )
200 K 267 mV
A 2= =20
10 K
R 1=36 KΩ(Valor comercial)
Vout 1=( 100 mV ) ( 29.41 )=2.941V Al simular se ve la señal de salida con los parámetros
Vout 2=( 100 mV ) ( 20 )=2 V esperados en los cálculos, por lo que se procedió a montar
VOUT =4.941V experimentalmente. Su salida simulada se puede ver en el
anexo 5.
Seguidamente se realizó la respectiva simulación en el Al realizar el montaje experimental, al igual que el sumador
software Orcad Pspice, en el anexo 1 y el anexo 2 se puede no presentó ningún problema y se puede apreciar en la salida
observar el circuito completamente diseñado con una del circuito que está en el anexo 6.
resistencia de carga considerablemente grande y su respectiva
señal de salida. En el diseño del derivador se obtuvo la señal de entrada
siguiendo los parámetros de la guía de laboratorio dando una
Al realizar el montaje experimental del sumador, solamente se señal de entrada de 400 mV para generar una salida con un
tuvieron complicaciones a la hora de conectar los dos canales voltaje de 10 Vp.
del generador, por lo que se realizaron los ajustes necesarios Con respecto a los componentes a utilizar, el grupo de trabajo
para obtener los valores posibles a la entrada. En el anexo 3 se podía asumir todos los valores a excepción de la resistencia de
muestra su respectiva salida en el osciloscopio. retroalimentación, siguiendo el consejo de elegir un valor bajo
para el capacitor en paralelo y la resistencia en serie al
En el diseño del restador, utilizando las mismas fuentes que el capacitor de la entrada, tomando valores de 220 pF y 120 Ω
resto de amplificadores, se siguieron los parámetros de la guía respectivamente. Para el valor del capacitor en la entrada se
de laboratorio: había asumió un valor de 10 nF

RF Para el valor de la resistencia faltante se reemplazó la fórmula:


VOUT = (V 2−V 1)
R1
Vout 10
R= = =160 KΩ
Usando los últimos números de los códigos 2 π∗f∗c 2 π (1 khz )(10 nF)

3+ 1 La señal de salida se puede observar en el anexo 8.


V 1= =80 mV
50
Al realizar el montaje experimental se creía que el capacitor
de 10 nF podía presentar problemas. La señal de salida del
3+1
V 2= =200 mV derivador es la esperaba según los datos calculados de manera
20 experimental, se comprobó que el diseño cumple con los
parámetros.
3+1 En el anexo 9 se puede ver la señal de salida del derivador
VP= =267 mV respecto a su entrada, por lo que se puede ver también el
15
desfase que presenta la salida.
Se definieron los valores de la resistencia de retroalimentación
y la del lazo positivo, y se le dio ese mismo valor a la Se procedió con el diseño del integrador, el cual tomando en
resistencia de carga, quedando RF=Rp= 100 KΩ, por lo que cuenta los parámetros de la guía queda con la siguiente señal
solo quedaba hallar el valor de las resistencias: de entrada que debe ser una señal cuadrada:
INF-MCU 3
UNIVERSIDAD FRANCISCO DE PAULA SANTANDER Versión: 1.0
PROGRAMA DE INGENIERÍA ELECTRÓNICA
ELECTRONICA III Página: 3 de 9

x+ y 4 comprobando su comportamiento en una frecuencia estipulada


Vin= = =400 mV para su correcto funcionamiento y en una frecuencia que
10 10
supera el límite soportado por el amplificador con una salida
determinada.
F=30 Hz
El modelo derivador logró mostrar el desfase entre la entrada
1 y la salida, gracias a su sentido matemático.
T= =33.33mS
30 Hz
Al superar la máxima frecuencia permitida en un circuito con
Se debía tener una salida de 5 voltios pico a pico, por lo que una entrada con forma senoidal, esta se distorsionaba hasta
tomando la siguiente ecuación se despeja el valor de la tener una forma triangular con una variación en sus
resistencia R1: parámetros debido al mal funcionamiento del amplificador en
esa banda de frecuencias, y en el caso de una señal cuadrada,
t donde se esperaba una señal triangular aparecía una señal que
2
−1 no tenía forma alguna y que presentaba similitudes a una
Vo ( t ) = ∫ Vin . dt
R 1∗C 0
senoidal con bruscas variaciones en su amplitud.
16.67mS
−1 Al graficar en el osciloscopio las señales de entrada y salida
R 1= ∫ 0.4 . dt
( 5 v ) (10 u) 0
simultáneamente, se podía observar que la entrada y la salida
en el sumador y el restador presentaban un desfase debido a
R 1=130 Ω(Valor comercial ) que el amplificador está configurado como un inversor, por lo
que la ganancia es negativa y su salida se ve afectada por eso.
Los valores del capacitor, resistencia de carga y resistencia de
retroalimentación fueron dados por el grupo de trabajo, En la utilización del generador de señales, se comprobó que al
eligiendo un capacitor de 10uF, y un valor de 200 KΩ para utilizar los dos canales al tiempo para los montajes de
ambos valores de resistencia, un valor alto para disminuir el sumador y restador, no logra generar voltajes menores a 0.1V
nivel offset. en uno de los canales.

Al simular este circuito en el Orcad se puede observar que la En el derivador se recomienda utilizar valores bajos de
forma de onda de salida empieza a crecer hasta estabilizarse capacitancia.
en los valores de salida estimados; la salida simulada está en el
anexo 11.
REFERENCIAS
se obtuvo una señal de salida según lo estimado según se
puede ver en el anexo 12. [1] Guía de laboratorio 3, Configuraciones típicas de amplificadores
operacionales, Universidad Francisco De Paula Santander, Ing. Karla
Puerto Lopez
V. CONCLUSIONES [2] Datasheet LM741. Fairchild Semiconductors, En línea, disponible en:
Se profundizo acerca del funcionamiento de las diferentes http://pdf.datasheetcatalog.net/datasheet/fairchild/LM741.pdf
configuraciones circuitales del amplificador operacional
ANEXOS

ANEXO 1. CONFIGURACIÓN DEL SUMADOR

ANEXO 2. SIMULACIÓN SUMADOR

ANEXO 3. SALIDA DEL SUMADOR EXPERIMENTAL


ANEXO 4. CONFIGURACIÓN DEL RESTADOR

ANEXO 5. SIMULACIÓN RESTADOR


ANEXO 6. SALIDA DEL RESTADOR EXPERIMENTAL

ANEXO 7. CONFIGURACIÓN DEL DERIVADOR


ANEXO 8. SIMULACIÓN DERIVADOR

ANEXO 9. SALIDA DEL DERIVADOR EXPERIMENTAL


ANEXO 10. CONFIGURACIÓN DEL INTEGRADOR

ANEXO 11. SIMULACIÓN INTEGRADOR


ANEXO 12. SALIDA DEL INTEGRADOR EXPERIMENTAL