UNIVERSIDADE FEDERAL DO PARANÁ

DEPARTAMENTO DE ENGENHARIA ELÉTRICA

MICHEL DOUGLAS MARTINS DOS SANTOS

PROJETO E SIMULAÇÃO DE UM INVERSOR CMOS

Prof. Dr. Oscar da Costa Gouveia Filho / Departamento de Engenharia Elétrica

CURITIBA
2018
 SUMÁRIO

1. INTRODUÇÃO ............................................................................................................................................... 1

2. MÉTODOS DE PROJETO E SIMULAÇÃO DO INVERSOR ................................................................................. 2

3. ANÁLISE DE COMPORTAMENTO ESTÁTICO .................................................................................................. 3

4. ANÁLISE DO CORPOTAMENTO DINÂMICO .................................................................................................. 4

1. INTRODUÇÃO

Através do software Cadence Virtuoso, foi projetado, montado e simulado um circuito inversor
lógico com a tecnologia CMOS 130 nm. Com o uso das ferramentas de simulação, oferecidas pelo software,
foi possível obter os parâmetros estáticos e dinâmicos do inversor. Em posse dos dados obtidos via
simulação, foi possível obter parâmetros de desempenho do inversor, como frequência máxima e margens
de ruído.

1
2. MÉTODOS DE PROJETO E SIMULAÇÃO DO INVERSOR

Através da ferramenta de montagem esquemática do software Cadence, foi montado o

circuito inversor lógico CMOS mostrado na figura 1.

Fig. 1 – Esquemático do circuito lógico inversor

Com o uso de variáveis para a largura W dos transistores, foi possível estabalecer uma relação
entre largura e comprimento de canal dos transistores NMOS e PMOS, como será citado no item 3.
As simulações foram de fato executadas com o esquemático montado para experimento,
mostrado na figura 2.

Fig. 2 – Esquemático para teste e simulação do circuito inversor lógico

Como mostrado na figura 2, foi utilizado um fan-out de 3 portas inversoras, como carga da
porta lógica que estava sendo analisada, afim de uma melhor simulação da capacitância de carga, na saída
do inversor.
Para a simulação de parâmetros dinânicos, na entrada da porta lógica foi utilizada uma fonte
de onda quadrada com a frequência de 200 MHz, tempo de subida e descida de 1 ps e tensao máxima de 1.2
V, visando uma simulação de uma fonte de sinal ideal a princípio.
As portas lógicas foram alimentadas com uma tensão contínua de 1.2 V.

2
3. ANÁLISE DE COMPORTAMENTO ESTÁTICO

Através da simulação DC em conjunto com a analise paramétrica, foi possível escolher uma
largura de canal ótima para os transistores, onde o inversor é simétrico, como mostrado na figura 3.

Fig. 3 – Curva de transferência do inversor com W=710 nm

Em Wn=280 nm e Wp=900 nm a curva de transferência característica do inversor se mostra

simétrica, pois no ponto onde a tensão de entrada é igual a tensão de saída, também pode-se notar que o
valor da tensão de saída é igual a metade da tensão de alimentação Vdd.
Atráves da derivada da tensão da saída Vo em relação a tensão de entrada Vin podemos retirar
os dados necessários para os parâmetros estáticos do inversor.

𝑉𝐼𝐿 = 505,8 𝑚𝑉 𝑉𝐼𝐻 = 683.3 𝑚𝑉

𝑉𝑂𝐻 = 𝑉𝐷𝐷 = 1.2 𝑉 𝑉𝑂𝐿 = 0

𝑁𝑀𝐿 = 𝑉𝐼𝐿 − 𝑉𝑂𝐿 = 505.8 𝑚𝑉

𝑁𝑀𝐻 = 𝑉𝑂𝐻 − 𝑉𝐼𝐻 = 516.7 𝑚𝑉

Através do gráfico mostrado na figura 4, podemos ter uma noção das características estáticas
do inversor como as margens de ruído.

Fig. 4 – Gráfico em escala representando as características estáticas do inversor.

3
4. ANÁLISE DO CORPOTAMENTO DINÂMICO

Com o uso da ferramenta de simulação transiente, pode-se fazer análise do comportamento

dinâmico do inversor, parâmetros como:

• 𝑡𝑟 – Tempo de subida;
• 𝑡𝑓 – Tempo de descida;
• 𝑡𝑝𝐿𝐻 – Atraso de propagação de “baixo” para “alto”;
• 𝑡𝑝𝐻𝐿 – Atraso de propagação de “alto” para “baixo”;

Com a simulação foram obtidos os gráficos apresentados na figura 5 e 6.

Fig. 5 – Transiente de subida do inversor

Fig. 6 – Transiente de descida do inversor

Todos os parâmetros dinâmicos foram medidos atráves da feramenta de calculadora presente

no software Cadence demonstrando assim os seguintes resultados:

𝑡𝑟 = 54,33 𝑝𝑠

𝑡𝑓 = 57,33 𝑝𝑠

𝑡𝑝𝐿𝐻 = 22,95 𝑝𝑠

𝑡𝑝𝐻𝐿 = 24,41 𝑝𝑠

4
 Através desses valores podemos obter a frequência máxima de operação permitida pelo
inversor devido aos seus tempos de subida e descida:

𝑇𝑚𝑎𝑥
𝑡𝑟 + 𝑡𝑓 =
2

2(𝑡𝑟 + 𝑡𝑓 ) = 𝑇𝑚𝑎𝑥

1
𝑓𝑚𝑎𝑥 =
𝑇𝑚𝑎𝑥

1
𝑓𝑚𝑎𝑥 = = 4,48 𝐺𝐻𝑧
2(𝑡𝑟 + 𝑡𝑓 )

Apesar de que nesse valor de frequência o transiente de saída não é mais considerado uma
onda quadrada e sim uma triangular, como mostrado na figura 7.

Fig. 7 – Resposta transiente do inversor com frequência máxima