PRÁCTICA CIRCUITOS ARITMÉTICOS

SUMADOR BINARIO

INTEGRANTES DEL EQUIPO

Número Apellido Paterno Apellido Materno Nombre

1
2
3
4
5
Introducción

El circuito integrado 74LS32 mostrado en la Figura 1 contiene 4 compuertas independientes que

realizan la operación lógica OR y funcionan en un rango de voltaje de alimentación de 4.75 a 5.25V.

Cuando todas sus entradas están en 0 su salida está en 0 mientras que cuando al menos una o ambas
entradas están en 1 su salida va a estar en 1. En otro sentido, la función de la compuerta OR
efectivamente encuentra el máximo entre dos dígitos binarios. La tabla de verdad de la compuerta
OR se muestra a continuación en la Tabla 1.

Figura 1. Circuito integrado 74LS32.

ENTRADAS SALIDA
A B F
0 0 0
0 1 1
1 0 1
1 1 1

Tabla 1. Tabla de verdad de una compuerta OR.

La información en la tabla de verdad también se puede expresar como una función booleana en
suma de productos:

𝐹 = 𝐴̅ 𝐵 + 𝐴 𝐵̅ + 𝐴 𝐵
La cual mediante la aplicación de algunos teoremas del álgebra de Boole se puede reducir:

𝐹 = 𝐴̅ 𝐵 + 𝐴 (𝐵̅ + 𝐵) = 𝐴 + 𝐴̅ 𝐵
y aplicando el teorema 𝑥 + 𝑥̅ 𝑦 = 𝑥 + 𝑦, finalmente se obtiene

𝐹 =𝐴+ 𝐵
El circuito integrado 74LS08 mostrado en la Figura 2 contiene 4 compuertas independientes que
realizan la operación lógica AND y funcionan en un rango de voltaje de alimentación de 4.75 a 5.25V.

Cuando una de sus entradas está en 0 su salida está en 0 mientras que si ambas entradas están en
1 su salida va a estar en 1. En otro sentido, la función de la compuerta AND efectivamente encuentra
el mínimo entre dos dígitos binarios. La tabla de verdad de la compuerta AND se muestra a
continuación en la Tabla 2.

Figura 2. Circuito integrado 74LS08.

ENTRADAS SALIDA
A B F
0 0 0
0 1 0
1 0 0
1 1 1

Tabla 2. Tabla de verdad de una compuerta AND.

La información en la tabla de verdad también se puede expresar como una función booleana en
suma de productos:

𝐹 =𝐴𝐵
El circuito integrado 74LS86 mostrado en la Figura 3 contiene 4 compuertas independientes que
realizan la operación lógica OR EXCLUSIVA y funcionan en un rango de voltaje de alimentación de
4.75 a 5.25V.

Cuando las entradas tienen niveles lógicos diferentes la salida está en 1 mientras que si las entradas
tienen niveles lógicos iguales la salida está en 0. La tabla de verdad de la compuerta XOR se muestra
a continuación en la Tabla 3.

Figura 3. Circuito integrado 74LS86.

ENTRADAS SALIDA
A B F
0 0 0
0 1 1
1 0 1
1 1 0

Tabla 3. Tabla de verdad de una compuerta XOR.

La información en la tabla de verdad también se puede expresar como una función booleana en
suma de productos:

𝐹 = 𝐴̅ 𝐵 + 𝐴 𝐵̅

que se representa en la siguiente forma:

𝐹=𝐴 ⊕ 𝐵
Una aplicación común es emplearla para obtener el complemento de un bit. Para este caso una de
las entradas se conecta a 5 V (por ejemplo, en B) y en la otra entrada (A) se aplica el nivel lógico del
cual se desea obtener su complemento en la salida (F). Lo anterior se ejemplifica en la Figura 4.

(a)

(b)

Figura 4. Ejemplo de uso de la compuerta XOR para obtener el complemento

de un bit. (a) Si el bit de entrada es 0 su complemento es 1 y (b) si el bit de
entrada es 1 su complemento es 0.
Otra posible aplicación de la compuerta XOR es utilizarla en la operación de suma de dos bits sin
considerar el bit de acarreo. En la Figura 5 se muestra un ejemplo de lo mencionado
anteriormente.

(a)

(b)

Figura 5. Ejemplo de uso de la compuerta XOR para obtener la suma de dos

bits sin acarreo. (a) Si los bits de entrada son A = 0, B = 1 y (b) Si los bits de
entrada son A = 1, B = 1.
Semisumador

Para realizar la suma de dos bits se debe tener en cuenta las operaciones que se muestran en la
Tabla 4.

ENTRADAS SALIDAS
Bit A Bit B Suma S Acarreo C
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1

Tabla 4.

Al observar la tabla de verdad, resulta que la suma S de los dos bits A y B se puede expresar como
una Suma de Productos, y entonces se tiene

𝑆 = 𝐴̅ 𝐵 + 𝐴 𝐵̅

El resultado anterior es la función booleana equivalente de la compuerta XOR,

𝑆 = 𝐴 ⊕ 𝐵.

De manera similar, al expresar el resultado del acarreo C como Suma de Productos, se tiene

𝐶 =𝐴𝐵

Este resultado es la función booleana de la compuerta AND.

El circuito que combina las funciones explicadas anteriormente se muestra en la Figura 6 y se le
conoce como semisumador debido a que solo tiene las entradas correspondientes a los bits A y B
y no tiene una entrada para el bit de acarreo. En la Figura 7 se muestra la salida del semisumador
cuando los datos de entrada son A = 1, B = 1.

Figura 6. Semisumador.

Figura 7. Resultado del semisumador cuando ambas entradas son igual 1.

Observe que no se considera el bit de acarreo.
Sumador Completo empleando Semisumadores

Se denomina sumador completo al circuito digital que tiene la posibilidad de sumar los bits de
entrada A y B, así como también el bit de acarreo de entrada. El diagrama de bloque se muestra en
la Figura 8.

Figura 8. Representación de un sumador Completo.

Utilizando un poco de lógica o analizando mediante mapas de Karnaugh se puede obtener un

sumador completo a partir de dos semisumadores y una compuerta OR, como se muestra en la
Figura 9.

Figura 9. Sumador Completo utilizando dos semisumadores y una

compuerta OR.
En la Figura 10 se muestra el funcionamiento del sumador completo con semisumadores para el
caso en que A = 1, B = 1 y CIN = 1.

Figura 10. Sumador completo empleando dos semisumadores y agregando

una compuerta OR.

En la Figura 11 se muestra el diagrama de bloques de semisumadores para obtener la suma

completa de dos datos A y B, cada uno de 4 bits.

Figura 11. Sumador completo de dos datos (A y B), cada uno de 4 bits,
empleando semisumadores.
En la Figura 12 se muestra el funcionamiento del sumador completo con semisumadores para el
caso en que A = 11, B = 10 cuando CIN = 0.

Figura 12. Sumador completo de dos datos de 2 bits con A = 112 y B = 102.
El resultado, como se observa en la figura es COUT = 12, S = 012.
Sumador Completo sin utilizar semisumadores

El procedimiento de diseño de un sumador completo inicia con la tabla de verdad que debe mostrar
todos los resultados para todas las combinaciones posibles que se puedan presentar en las entradas.

De esta forma, existen 4 combinaciones para los datos A y B cuando CIN = 0 y 4 combinaciones para
los datos A y B cuando CIN = 1.

Los resultados S (bit de suma) y Cout (acarreo de salida) se muestran, para cada combinación de
entrada, en la Tabla 5.

Entradas Salidas
Acarreo Suma Acarreo
A B
CIN S COUT
0 0 0 0 0

0 0 1 1 0

0 1 0 1 0

0 1 1 0 1

1 0 0 1 0

1 0 1 0 1

1 1 0 0 1

1 1 1 1 1

Tabla 5.
En la Figura 13 se muestra el mapa de Karnaugh para el acarreo de salida, COUT.

Figura 13. Mapa de Karnaugh para COUT.

La reducción mediante el mapa de Karnaugh de COUT es:

𝐶𝑂𝑈𝑇 = 𝐵𝐶𝐼𝑁 + 𝐴𝐶𝐼𝑁 + 𝐴𝐵

En la Figura 14 se muestra el mapa de Karnaugh para el bit de suma, S.

Figura 14. Mapa de Karnaugh para S.

Como se observa en la Figura 14, no es posible realizar la reducción mediante el mapa de Karnaugh
y la función booleana que se obtiene para S es:

𝑆 = 𝐴̅ 𝐵̅ 𝐶𝐼𝑁 + 𝐴̅𝐵̅̅̅̅̅
𝐶𝐼𝑁 + 𝐴𝐵𝐶𝐼𝑁 + 𝐴𝐵̅ ̅̅̅̅̅
𝐶𝐼𝑁
Utilizando álgebra de Boole:

𝑆 = 𝐴̅ 𝐵̅𝐶𝐼𝑁 + 𝐴𝐵𝐶𝐼𝑁 + 𝐴̅𝐵̅̅̅̅̅

𝐶𝐼𝑁 + 𝐴𝐵̅ ̅̅̅̅̅
𝐶𝐼𝑁

𝑆 = (𝐴̅ 𝐵̅ + 𝐴𝐵)𝐶𝐼𝑁 + (𝐴̅𝐵 + 𝐴𝐵̅) ̅̅̅̅̅

𝐶𝐼𝑁

El factor (𝐴̅ 𝐵̅ + 𝐴𝐵) corresponde con la expresión mediante una función booleana de la operación
XNOR (Exclusive Not Or).

El factor (𝐴̅𝐵 + 𝐴𝐵̅) corresponde con la expresión mediante una función booleana de la operación
XOR (Exclusive Or).

De esta manera, continuando con la reducción del bit de suma S:

𝑆 = ̅̅̅̅̅̅̅̅̅
(𝐴⨁𝐵)𝐶𝐼𝑁 + (𝐴⨁𝐵) ̅̅̅̅̅
𝐶𝐼𝑁

De manera similar es posible aplicar la expresión booleana de la operación XOR (𝑋̅𝑌 + 𝑋𝑌̅) y el
resultado final es

𝑆 = 𝐴⨁𝐵⨁𝐶𝐼𝑁
En la Figura 5 se muestra el circuito digital del diseño del sumador completo.

Figura 15. Sumador Completo, diseño mediante mapa de Karnaugh.

PROCEDIMENTO

MATERIALES NECESARIOS

 Fuente de alimentación: fuente de cd de bajo voltaje variable y regulada.

 Equipo: multímetro digital.
 Resistencias: dos de 1 000 Ω, tres de 10000 Ω a ½ W.
 Circuitos integrados: 7404, 7408, 7432, 7486.
 Otros: tres interruptores de un polo un tiro; un LED rojo; un LED verde.

1. Conecte el circuito del sumador completo (Figura 15). Las compuertas AND están en el 7408 y las
compuertas OR en el 7432. La OR exclusiva es un 7486. Conecte la terminal 14 de cada CI a +5 V de la
fuente y la terminal 7 a tierra. Las otras terminales se interconectan como se muestra.

2. El nivel lógico en cada terminal de entrada se controla mediante el interruptor de un polo un tiro
respectivo. Cuando el interruptor está cerrado en la terminal de entrada está presente un 0 binario.
Cuando el interruptor está cerrado en el lado de 0 V, se presenta un nivel inferior que representa un 1
binario. El LED rojo se conecta en la terminal de salida correspondiente al bit de suma y el LED verde en
la terminal de salida correspondiente al acarreo de salida. Como la máxima corriente de salida es de 8 mA
y los LEDs aproximadamente requieren de 20 mA en su funcionamiento, estos pueden ser conectados sin
resistencia de limitación de corriente.