1

TABLA DE CONTENIDO

1. MARCO TEÓRICO ................................................................................................................. 2

2. DESARROLLO DE ACTIVIDADES PREVIAS .................................................................... 3
2.1. PREGUNTA 1 ........................................................................................................................ 3
2.2. PREGUNTA 2 ........................................................................................................................ 3
2.3. PREGUNTA 3 ........................................................................................................................ 3
2.4. PREGUNTA 4 ........................................................................................................................ 3
3. DESARROLLO DE ACTIVIDADES DE LABORATORIO .................................................. 4
2.1. ACTIVIDAD 1 ....................................................................................................................... 4
2.2. ACTIVIDAD 2 ....................................................................................................................... 8
4. TABLA DE MATERIALES E INSTRUMENTOS ............................................................... 11
5. PAUTA DE EVALUACIÓN ................................................................................................. 11
ANEXO A. BIBLIOGRAFÍA .................................................................................................... 11
ANEXO B. HOJAS TÉCNICAS ............................................................................................... 12
 2

Anexo A. Marco Teórico

Compuertas lógicas
Las compuertas Lógicas son dispositivos físicos que realizan operaciones binarias como
la suma, la multiplicación, entre otras. Lo que importa de ellas, es la salida que nos
entrega, pues esto es el fin de ellas o su utilidad. Es decir, se ve como una caja negra, a la
que le entran valores de entrada y realiza una cierta operación obteniendo una salida. Las
operaciones entre entradas se pueden caracterizar a través del álgebra de Bool, que nos
permite operar entre las entradas, interactuar entre ellas y obtener así el circuito más
óptimo, es decir, con menos compuertas lógicas, y que cumpla la función deseada.
Existen las puertas lógicas AND, OR, las NAND, NOR, que son las negaciones de las
anteriores, respectivamente; NOT, XOR NEXOR y BUFFERS. Dichas compuertas
tienen aparejada una tabla de verdad, la cual tiene por función una expresión de los
valores que tendrá la salida, de acuerdo con los valores entregados a la entrada. Es así
que se puede formar complejos circuitos a través de la interacción de estas diversas
compuertas. Una breve explicación de cómo funciona AND y OR se muestra a
continuación.
-Compuerta AND

F=A*B, que es el producto lógico

-Compuerta OR

F=A+B, que es la suma lógica

Circuitos combinacionales
Un circuito combinacional es el que está formado por funciones lógicas elementales, como
lo vimos previamente (AND, OR, NAND, NOR, etc) y posee un determinado número de
entradas. Un circuito combinacional es el que depende solamente de la combinación de las
entradas dadas en el momento en que se está entregando una salida, es decir, no tiene
memoria y tampoco poseen retroalimentación.
 3

Anexo B. Trabajo de investigación

1.1. Pregunta 1

¿Cuáles son las principales características de las tecnologías TTL y CMOS?

Las principales características de estos, es que nos ayudan a mejorar los tiempos de
propagación y a reducir la potencia disipada para así integrar más componentes dentro de un
Chip. Por parte del TTL, su ventaja sería que tiene menor tiempo de conmutación y un costo
relativamente más bajo que el CMOS. Por otra parte, el CMOS, tiene ventajas en cuanto al
voltaje con que se alimenta, inmunidad al ruido y una baja temperatura de trabajo, por lo que
disipa menos potencia.

1.2. Pregunta 2

¿Por qué deben incluirse resistencias limitadoras al conectar un LED a la salida de una
compuerta lógica con capacidad de DRIVER?
Se debe conectar una resistencia limitadora para evitar que la excesiva corriente que atraviesa
el circuito queme el LED. Para calcular la resistencia, solo utilizamos Ley de Ohm en el
circuito en serie.

1.3. Pregunta 3

¿Por qué es necesario utilizar un transistor BJT o un DRIVER en lugar de conectar

directamente la carga a la salida de la compuerta lógica?
Se utiliza un BJT o un DRIVER para amplificar la corriente de salida y más bien ajustarla,
ya que las compuertas lógicas no pueden suministrar toda la corriente requerida por el
circuito. Luego será necesario utilizar uno de estos para ajustar dicha corriente, y así no
quemar las compuertas y los demás componentes.

1.4. Pregunta 4

¿Qué otro tipo de circuitos integrados podría utilizar, en reemplazo de compuertas lógicas,
para realizar los dos diseños pedidos?
Se puede utilizar, en el primer caso, un multiplexor de 8-a-1 que operaría de la misma
manera que el circuito montado; y para el caso del comparador se podría utilizar un
Circuito Integrado equivalente 7485 que es en sí un comparador.
 4

Anexo C. Desarrollo de Actividades de Laboratorio

1.5. Actividad 1

Diseñar un circuito lógico combinacional que permita seleccionar entre dos números binarios
X, Y de dos bits cada uno, utilizando compuertas lógicas básicas TTL. En el diseño del
circuito selector debe proporcionar un diagrama de bloques del circuito selector, su tabla de
verdad y el diagrama electrónico final, así como la simulación. Considerar en el diseño una
etapa de visualización a partir de LEDs, para mostrar los números seleccionables, así como
también una etapa de visualización en un despliegue de 7 segmentos, que muestre el número
que ha sido seleccionado.

Fig. 1 Diagrama de bloques del circuito selector

Para diseñar el circuito que piden se selecciona el diagrama de bloques que se muestra en la
figura fig. 1.
Ahora se diseñará cada bloque por separado, se toma en cuenta una fuente de alimentación
de 5[𝑉]:
Para diseñar el bloque de “etapa de visualización LEDs” se utilizan cuatro switch y cuatro
LEDs de 1.83[𝑉] con 𝑖𝑚á𝑥 = 20𝑚[𝐴], para fijar la corriente se utilizan cuatro resistencias,
una a cada led:
5−1.83
𝑅= = 158.5 ≈ 160[Ω].
20𝑚

Para la etapa de Multiplexor se debe notar lo siguiente, dado que se pide que entren dos
números binarios de dos bits (𝑋 𝑒 𝑌) a esta etapa, se eligen 𝑋0 , 𝑋1 , 𝑌0 , 𝑌1 representando cada
bit de cada número binario, por ejemplo, 𝑋, un número de dos bits, es representado por 𝑋0 , 𝑋1,
si 𝑋 = 01, entonces, 𝑋0 = 0 𝑦 𝑋1 = 1. La tabla de verdad se muestra en tabla 1.
 5

fig. 2 Etapa de Multiplexor

Para lograr el objetivo planteado, se debe utilizar dos multiplexores de 2:1 de la forma en que
se ve en la figura fig. 2, donde las salidas son 𝑍0 𝑦 𝑍1, cada una de un bit, representando a la
salida 𝑍 que es de dos bits, siguiendo lo antes planteado.
Junto con todo lo anterior, se utiliza un 5to switch, que representa la entrada de habilitación
𝑠, propia de los multiplexores.
En la etapa de decodificador, como el nombre lo indica, se utiliza un decodificador para
representar este número binario en 7 segmentos, esto se ve representado lógicamente en la
figura fig. 3 y su tabla de verdad está en la tabla 2

fig. 3 Etapa de decodificador

El último bloque se refiere a la etapa de visualización, en donde se puede ver el número

elegido mediante un LED de 7 segmentos. Notar que se utilizó un bloque LED de 7
segmentos de Cátodo común.
Finalmente, el proyecto completo se puede ver en la figura fig. 4
Para implementar todo lo anteriormente expuesto se utilizarán los circuitos integrados 7408,
7432 y 7404.
En la figura fig. 4 se ve la simulación, se elige entre dos números, 1 y 2, que en binario es 01
y 10.
 6
𝑠 𝑋0 𝑋1 𝑌0 𝑌1 𝑍0 𝑍1 𝑠 𝑋0 𝑋1 𝑌0 𝑌1 𝑍0 𝑍1
0 0 0 0 0 0 0 1 0 0 0 0 0 0
0 0 0 0 1 0 0 1 0 0 0 1 0 1
0 0 0 1 0 0 0 1 0 0 1 0 1 0
0 0 0 1 1 0 0 1 0 0 1 1 1 1
0 0 1 0 0 0 1 1 0 1 0 0 0 0
0 0 1 0 1 0 1 1 0 1 0 1 0 1
0 0 1 1 0 0 1 1 0 1 1 0 1 0
0 0 1 1 1 0 1 1 0 1 1 1 1 1
0 1 0 0 0 1 0 1 1 0 0 0 0 0 𝑠 𝑋0 𝑋1 𝑌0 𝑌1 𝑍0 𝑍1
0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 0 0 X X 0 0
0 1 0 1 0 1 0 1 1 0 1 0 1 0 0 0 1 X X 0 1
0 1 0 1 1 1 0 1 1 0 1 1 1 1 0 1 0 X X 1 0
0 1 1 0 0 1 1 1 1 1 0 0 0 0 0 1 1 X X 1 1
0 1 1 0 1 1 1 1 1 1 0 1 0 1 1 X X 0 0 0 0
0 1 1 1 0 1 1 1 1 1 1 0 1 0 1 X X 0 1 0 1
0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 X X 1 0 1 0
0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 X X 1 1 1 1
0 0 0 0 1 0 0 1 0 0 0 1 0 1
0 0 0 1 0 0 0 1 0 0 1 0 1 0
0 0 0 1 1 0 0 1 0 0 1 1 1 1
0 0 1 0 0 0 1 1 0 1 0 0 0 0
0 0 1 0 1 0 1 1 0 1 0 1 0 1
0 0 1 1 0 0 1 1 0 1 1 0 1 0
0 0 1 1 1 0 1 1 0 1 1 1 1 1
0 1 0 0 0 1 0 1 1 0 0 0 0 0
0 1 0 0 1 1 0 1 1 0 0 1 0 1
0 1 0 1 0 1 0 1 1 0 1 0 1 0
0 1 0 1 1 1 0 1 1 0 1 1 1 1
0 1 1 0 0 1 1 1 1 1 0 0 0 0
0 1 1 0 1 1 1 1 1 1 0 1 0 1
0 1 1 1 0 1 1 1 1 1 1 0 1 0
0 1 1 1 1 1 1 1 1 1 1 1 1 1
a) b) c)

Tabla 1 Tabla de verdad del multiplexor: a) tabla de verdad primera parte (s=0), b) tabla de verdad segunda parte (s=1),
c) tabla de verdad resumida.

𝑍0 𝑍1 A B C D E F G
0 0 1 1 1 1 1 1 0
0 1 0 1 1 0 0 0 0
1 0 1 1 0 1 1 0 1
1 1 1 1 1 1 0 0 1
Tabla 2 Tabla de verdad del decodificador de binario a 7 segmentos
 7

fig. 3 Circuito lógico combinacional que selecciona entre dos números binarios X e Y de dos bits cada uno

a)

b)

Fig. 4 Simulación del circuito selector: a) 𝑠 = 0, b) 𝑠 = 1

 8

1.6. Actividad 2

Diseñar un circuito combinacional comparador, considerando como entradas los números

binarios A y B de dos bits cada uno, con el menor número de compuertas lógicas posibles.
El circuito resultante debe tener tres salidas: M (A menor que B), I (A igual que B) e Y (A
mayor que B), las que indicarán las condiciones de entrada. En el diseño del circuito selector
debe proporcionar un diagrama en bloques del circuito selector, su tabla verdad y el diagrama
electrónico final, así como la simulación. Las compuertas lógicas especificadas en su circuito
deben utilizar tecnología TTL. Utilizar LEDs para la visualización de los números a ser
comparados; el resultado obtenido en la comparación del circuito combinacional, debe ser
desplegado en un LED de 7 segmentos.

El diseñar para las diversas entradas entregadas, se obtiene la tabla de verdad mostrada en
Tabla 3 como sigue:

Tabla 3 Tabla de verdad del circuito comparador

A1 A0 B1 B0 M I Y
0 0 0 0 0 1 0
0 0 0 1 1 0 0
0 0 1 0 1 0 0
0 0 1 1 1 0 0
0 1 0 0 0 0 1
0 1 0 1 0 1 0
0 1 1 0 1 0 0
0 1 1 1 1 0 0
1 0 0 0 0 0 1
1 0 0 1 0 0 1
1 0 1 0 0 1 0
1 0 1 1 1 0 0
1 1 0 0 0 0 1
1 1 0 1 0 0 1
1 1 1 0 0 0 1
1 1 1 1 0 1 0

Luego se procede a hacer minimización por mapas de Karnaugh:

Para M (A menor que B):

Tabla 4 Tabla de verdad para obtener M, luego de minimización de Karnaugh

B1B0/A1A0 00 01 11 10
00 0 0 0 0
01 1 0 0 0
11 1 1 0 1
10 1 1 0 0
 9

Luego haciendo los cubos llegamos a la siguiente función:

𝑴 = 𝑩𝟏𝑨𝟏′ + 𝑨𝟎′𝑩𝟏𝑩𝟎 + 𝑩𝟎𝑨𝟏′ 𝑨𝟎′

Para I (A igual a B):

Tabla 5 Tabla de verdad para obtener I, luego de minimización de Karnaugh

B1B0/A1A0 00 01 11 10
00 1 0 0 0
01 0 1 0 0
11 0 0 1 0
10 0 0 0 1

Haciendo los cubos llegamos a la siguiente función:

𝑰 = 𝑨𝟏′ 𝑨𝟎′𝑩𝟏′ 𝑩𝟎′ + 𝑨𝟏′𝑨𝟎𝑩𝟏′ 𝑩𝟎 + 𝑨𝟏𝑨𝟎′𝑩𝟏𝑩𝟎′

Para Y (A mayor que B):

Tabla 6 Tabla de verdad para obtener Y, luego de minimización de Karnaugh

B1B0/A1A0 00 01 11 10
00 0 1 1 1
01 0 0 1 1
11 0 0 0 0
10 0 0 1 0

Haciendo los cubos llegamos a:

𝒀 = 𝑨𝟏𝑩𝟏′ + 𝑨𝟏𝑨𝟎𝑩𝟎′ + 𝑩𝟏′ 𝑨𝟎𝑩𝟎′

Con estas tres ecuaciones podemos armar nuestro circuito mostrado en la fig. 5:
 10

Fig. 5 Circuito combinacional comparador

Comprobamos en simulación que los LEDs se prenden para los códigos binarios de la
tabla:
Notamos que el orden de los switches es el mismo de la tabla este es: A1, A0, B1, B0.
Para las resistencias puestas hacemos el sencillo calculo sabiendo que el voltaje de
encendido del led es de 2.13[V] y la corriente máxima es de 20[mA], por lo tanto:

5[𝑉] − 2.13[𝑉]
𝑅𝑙𝑒𝑑 = = 143.5[𝛺]
20[𝑚𝐴]
utilizaremos 150[𝛺].
 11

Anexo D. Tabla de Materiales e Instrumentos

Cant. Ítem Objetivo Observación

7 Resistencia 150[Ω] Resistencia realimentación Potencia 1/4 W
3 LED Actividad 2, indicar
funcionamiento
1 LED 7 segmentos
1 CI 7408
1 CI 7432
1 CI 7404

Observación General:
Además de los elementos antes individualizados son necesarios cables conductores y herramientas
menores para su manipulación, tales como pinzas y alicates.

Anexo E. Pauta de Evaluación

Ítem Asunto P. Máximo P. Obtenido

Presentacióm  Orden y Limpieza 1
 Ortografía y Redacción
Desarrollo  Circuitos 3.5
 Tablas de Medición
 Gráficos de Resultados
 Tabla de Materiales y Equipos
 Datasheet
Simulación  Simulación en Multisim 1.5
Cálculos Suma Total 6.0
Nota Final 7.0

Anexo F. Bibliografía

Diapositivas de Profesor Salgado: “08-Compuertas_Logicas”

“10-BloquesEstandar”
 12

Anexo G. Hojas Técnicas

CI 7432
 13

CI 7408
14
 15

CI 7404
16