VICERRECTORADO DOCENTE Código: GUIA-PRL-001

CONSEJO ACADÉMICO Aprobación: 2016/04/06

Formato: Guía de Práctica de Laboratorio / Talleres / Centros de Simulación

LABORATORIO ANALOGICA II

CARRERA: INGENIERÍA ELÉCTRICA- ASIGNATURA: ANALOGICA II

ELECTRÓNICA
NRO. PRÁCTICA: 1 TÍTULO PRÁCTICA: Polarización del FET
1. OBJETIVOS:
General:
Comprobar las diferentes polarizaciones en los transistores FET Y MOSFET.
Específicos:
1 Diseñar, calcular y comprobar el funcionamiento de los siguientes circuitos de polarización fet:
2. Polarización con fuente al Gate.
3. Polarización con resistencia de Source (Autopolarización).
4. Polarización con divisor de tensión.
5. Polarización con fuente doble y Gate a tierra.
6. Realizar el circuito y la simulación de la polarización de los transistores mosfet incremental y decremental.

2. INTRODUCCION:
En la presente práctica se procederá a realizar las diferentes polarizaciones con transistores FET, como la
polarización de divisor de tensión, fija, doble fuente y auto polarización, mediante cálculos se procederá a realizar el
diseño para que su funcionamiento se dé a la mitad de la recta de carga es decir, su VCE sea la mitad de su voltaje
de alimentación. También se realizar la simulación de la polarización de un transistor mosfet.

3. MARCOTEORICO

3.1 TRANSISTOR FET

Los transistores de efecto de campo o FET (Field Effect Transistor) son particularmente interesantes en circuitos
integrados y pueden ser de dos tipos: transistor de efecto de campo de unión o JFET y transistor de efecto de campo
metal-óxido semiconductor (MOSFET).
Son dispositivos controlados por tensión con una alta impedancia de entrada Figura 1. Ambos dispositivos se utilizan
en circuitos digitales y analógicos como amplificador o como conmutador.

Figura 1.Transistor FET.

Resolución CS N° 076-04-2016-04-20
 VICERRECTORADO DOCENTE Código: GUIA-PRL-001

CONSEJO ACADÉMICO Aprobación: 2016/04/06

Formato: Guía de Práctica de Laboratorio / Talleres / Centros de Simulación

3.1.1 Ventajas
Su impedancia de entrada es extremadamente alta (típicamente 100M Ω o más). Su consumo de potencia es mucho
más pequeño que la del BJT. Su velocidad de conmutación es mucho mayor que la del BJT. Es menos ruidoso que
el BJT, esto lo hace idóneo para amplificadores de alta fidelidad. Es afectado en menor grado por la temperatura.

3.1.2 Desventajas
Su ganancia de voltaje es mucho menor que en el BJT. Es susceptible al daño en su manejo, sobre todo el MOSFET.
Su ancho de banda o respuesta en frecuencia es menor que en el BJT.

3.2 TRANSISTORES MOSFET

En el caso de los MOSFET el control no se realiza por medio de la juntura, sino por medio de una capa aislante. Esta
capa aislante consiste, por lo general, de un oxido de metal, del cual se deriva el nombre transistor de efecto de
campo MOS (Metal-Oxide semiconductor) semiconductor de óxido de metal). También se utiliza la designación FET
de capa aislante, para la cual se indica entonces la abreviación IFET o IGFET (del inglés: Insulated Gate = gate
aislado).

3.2.1 MOSFET DE TIPO DECREMENTAL

Las similitudes que hay en la apariencia entre las curvas de transferencia de los JFET y de los MOSFET de tipo
decremental permiten un análisis similar de cada uno en el dominio de dc. La diferencia más importante entre los dos
es el hecho de que el MOSFET de tipo decremental permite puntos de operación con valores positivos de VGS y
niveles de ID que excedan lDSS. De hecho, para todas las configuraciones realizadas hasta ahora, el análisis es el
mismo si el JFET se reemplaza por un MOSFET de tipo decremental. La única parte sin definir en el análisis consiste
en la forma de graficar la ecuación de Shockley para los valores positivos de VGS. Para la mayoría de las situaciones
este rango necesario estará bien definido por los parámetros del MOSFET y por la recta de polarización que se obtuvo
de la red.

3.2.2 MOSFET DE TIPO INCREMENTAL

Las características de transferencia del MOSFET de tipo incremental son muy diferentes de las encontradas para el
JFET y los MOSFET de tipo decremental, pero se obtiene una solución grafica muy diferente a las encontradas en
secciones precedentes. Lo primero y quizá más importante es recordar que para el MOSFET de tipo incremental de
canal-n, la corriente de drenaje es cero para aquellos niveles de voltaje compuerta-fuente, menores que el nivel del
umbral VGS (Th), la corriente se define como:
3.2.3 Polarización con fuente al Gate (Fija)

Figura 2. Circuito Polarización Fija.

Resolución CS N° 076-04-2016-04-20
 VICERRECTORADO DOCENTE Código: GUIA-PRL-001

CONSEJO ACADÉMICO Aprobación: 2016/04/06

Formato: Guía de Práctica de Laboratorio / Talleres / Centros de Simulación

Es la peor forma de polarizar al transistor JFET puesto que depende mucho del transistor empleado la cual es una
de las pocas configuraciones a FET que pueden resolverse tanto por un método matemático como por un gráfico.
En este circuito (Figura 2) nos imponemos el valor de la corriente de Drain (ID) los datos conocidos son el IDSS y el
Vp.
4. MATERIALES Y EQUIPOS:
- Transistor FET 5409.
- Resistencias.
- Cable multipar.
- Multímetro
- Fuente de poder DC.
- Bananas.

5. PROCEDIMIENTO:
Tabla de valores del transistor FET.

VGS IDSS
-1V 0,99mA
-2V 0,79mA
-3V 0,05mA
-4V 0,02mA
-5V 0A
Tabla 1. Corriente IDss

5.1. AUTOPOLARIZACION.

Figura 3. Circuito autopolarizacion.

𝐈𝐆 = 𝟎𝑨
𝐑 𝐆 ∗ 𝐈𝐆 + 𝐕𝐆𝐒 + 𝐑 𝐒 ∗ 𝐈𝑫 = 𝟎
𝐕𝐆𝐒 = −𝐑 𝐒 ∗ 𝐈𝑫 ….. (1)
𝐈𝑫 = 𝟓𝒎𝑨
Remplazo valores y obtengo 𝐕𝐆𝐒

Resolución CS N° 076-04-2016-04-20
 VICERRECTORADO DOCENTE Código: GUIA-PRL-001

CONSEJO ACADÉMICO Aprobación: 2016/04/06

Formato: Guía de Práctica de Laboratorio / Talleres / Centros de Simulación

𝟐
𝐕𝐆𝐒
𝐈𝐃 = 𝐈𝐃𝐒𝐒 (𝟏 − )
𝐕𝐩
𝐕𝐆𝐒 = −𝟎. 𝟕𝟔𝑽
Despejo de (1) 𝐑 𝐒
𝐑 𝐒 = 𝟔𝟔𝟎Ω
Remplazo valores y encuentro 𝐑 𝐃
𝐕𝐃𝐃 = 𝐑 𝐃 ∗ 𝐈𝑫 + 𝐕𝑫𝑺 + 𝐑 𝐒 ∗ 𝐈𝑫
𝐑 𝐃 = 𝟑, 𝟔𝑲Ω

Figura 4. Punto de trabajo.

Figura 5.. Punto de trabajo

Resolución CS N° 076-04-2016-04-20
 VICERRECTORADO DOCENTE Código: GUIA-PRL-001

CONSEJO ACADÉMICO Aprobación: 2016/04/06

Formato: Guía de Práctica de Laboratorio / Talleres / Centros de Simulación

5.2. POLARIZACION FIJA:

Figura 5. Circuito de polarizacion fija.

Remplazo valores y obtengo VGS en ID

2
𝑉𝐺𝑆
𝐼𝐷 = 𝐼𝐷𝑆𝑆 (1 − )
𝑉𝑝
𝑉𝐺𝑆 = −0.7609𝑉
Remplazo valores y obtengo R D
𝑉𝐷𝐷 = 𝑅𝐷 ∗ 𝐼𝐷 + 𝑉𝐷𝑆
𝑅𝐷 = 3,5𝐾Ω
𝑉𝑑𝑠 = 6𝑉

5.3. POLARIZACION DIVISOR DE TESION:

Figura 6. Circuito divisor de tension.

Resolución CS N° 076-04-2016-04-20
 VICERRECTORADO DOCENTE Código: GUIA-PRL-001

CONSEJO ACADÉMICO Aprobación: 2016/04/06

Formato: Guía de Práctica de Laboratorio / Talleres / Centros de Simulación

2 − (−0,76)
Rs =
1,04𝐾Ω
R s = 2,7𝐾Ω

1,04
VGS = (1 − √ )(−2)
2,08
Remplazo los valores y obtengo V𝐺𝑠𝑆
VGS = −0,54 𝑣
2
VGS
ID = IDSS (1 − )
Vp
Remplazo valores y obtengo VGS
VGS = −0.511𝑉
VDD = R D ∗ I𝐷 + V𝐷𝑆 + R S ∗ I𝐷
1000 = R D + R S ….. (1)
Vg − V𝐺𝑆 − R 𝑠 ∗ I𝐷 = 0
R 𝑠 2,7𝐾Ω
Remplazo en (1) y obtengo R D
R D 1,74𝐾Ω
2
VGS
ID = IDSS (1 − )
Vp
−0.511V 2
ID = 8.3473mA (1 − )
−3.36V
ID = 6.001mA

5.4. POLARIZACION DOBLE FUENTE:

Figura 7. Circuito doble fuente.

Resolución CS N° 076-04-2016-04-20
 VICERRECTORADO DOCENTE Código: GUIA-PRL-001

CONSEJO ACADÉMICO Aprobación: 2016/04/06

Formato: Guía de Práctica de Laboratorio / Talleres / Centros de Simulación

VDD − R D ∗ ID − VDS − R S ∗ I𝐷 = −9𝑣

VDD − ID (R D + R S ) − VDS = −9𝑣
ID (R D + R S ) = 9𝑉
R D + R S = 1800 …. (1)
2
VGS
ID = IDSS (1 − )
Vp
Remplazo los valores y obtengo VGS
VGS = −0.761𝑉
VGS + R S ∗ ID = 0
R S = 152.2Ω
Remplazo en (1) y obtengo R D
R D = 1.647𝐾Ω

5.5. SIMULACION MOSFET

Figura 8. Circuito Mosfet de enriquesimiento.

Cuando ID=0
𝑅2
𝑉𝐺 = 𝑉𝐷𝐷
𝑅1 + 𝑅2

VGS = VG − ID R S
18𝑀Ω
𝑉𝐺 = 40 = 18
18𝑀Ω + 22𝑀Ω
Remplazamos VG
VGS = 18 − 0

Resolución CS N° 076-04-2016-04-20
 VICERRECTORADO DOCENTE Código: GUIA-PRL-001

CONSEJO ACADÉMICO Aprobación: 2016/04/06

Formato: Guía de Práctica de Laboratorio / Talleres / Centros de Simulación

2
VGS
ID = IDSS (1 − )
Vp
Remplazamos VG y VGS
18
ID = = 21,95𝑚𝐴
0,82𝑚𝐴
Obtenemos lo valores cuando ID on:

𝐼𝐷𝑜𝑛
𝐾=
(𝑉𝐺𝑆𝑜𝑛 − 𝑉𝐺𝑆𝑡ℎ)
3𝑚𝐴
𝐾= = 0,12𝑚𝐴
(10 − 5)
𝐼𝐷 = 0,12𝑚𝐴(𝑉𝐺𝑆 − 5)2

22𝑚𝐴 = 0,12𝑚𝐴(𝑉𝐺𝑆 − 5)2

𝑉𝐺𝑆 = −12,5
𝐼𝐷 = 0,12𝑚𝐴(12,5 − 5)2
𝐼𝐷 = 6,75𝑚𝐴

6. ESTADO DE RESULTADOS:

Circuito 1
Calculado Medido
𝐈𝐃 1mA 1mA
𝐕𝐆𝐒 -0.7609V -0.55
Tabla 1. Resultados circuito 1.

Circuito 2
Calculado Medido
𝐈𝐃 1mA 0.93mA
𝐕𝐆𝐒 -062V -0.59
Tabla 2. Resultados circuito 2.
Circuito 3

Calculado Medido
𝐕𝐆𝐒 -0.58 -0.43V
𝐈𝐃 1.04mA 1.17mA
Tabla 3. Resultados circuito 3.
Circuito 4

Calculado Medido
𝐈𝐃 -0.76mA -0,71mA
𝐕𝐆𝐒 1.04V 0,95V
Tabla 4. Resultados circuito 4.
Circuito 5
Resolución CS N° 076-04-2016-04-20
 VICERRECTORADO DOCENTE Código: GUIA-PRL-001

CONSEJO ACADÉMICO Aprobación: 2016/04/06

Formato: Guía de Práctica de Laboratorio / Talleres / Centros de Simulación

Calculado Medido
𝐈𝐃 0,675mA 0,761mA
𝐕𝐆𝐒 -12.5 -12,33
Tabla 5. Resultados circuito 5.

7. CONCLUSIONES:

 Un transistor FET se puede configurar para que trabaje en 3 estados que son saturación corte y activos,
dependiendo de la aplicación que se requiera.
 Si se necesita que trabaje un FET en la región activa es preferible que se encuentre a la mitad de la recta de
carga ya que esto mejorara la manipulación del mismo en modo amplificador.
 La configuración en auto polarización para los FET es la más fácil de manipular ya que el voltaje VGS no depende
de las demás resistencias si no únicamente de la fuente de alimentación de gate.

RECOMENDACIONES:
Revisar todos los circuitos para que estén de forma correcta conectados, tener en cuenta que al momento
de utilizar el osciloscopio este con el formato de los valores que se van a utilizar y revisar todo el contenido
acerca de la práctica.

Nombre de estudiante:
Darwin Maguana

Firma: _______________________________

Jorge Quinde

Firma: _______________________________

Resolución CS N° 076-04-2016-04-20