Вы находитесь на странице: 1из 20

МЕТОДИЧЕСКИЕ УКАЗАНИЯ ПО ПРОЕКТИРОВАНИЮ

Проектирование цифровых электронных устройств.

Цель курсового проектирования: на основе знаний,


полученных в ходе исследования курса цифровой электроники,
студентам необходимо, продемонстрировать навыки в разработке
различных цифровых устройств, имея в наличии следующие
доступные материалы: задачи, сформулированные с заданием
и исходными конкретными данными, учебники и конспекты,
методические указания по проектированию, примеры
выполненных подобных проектов, преподаватель.

1. Тематика и требования к проектам.

В части 1 данного руководства по проектированию


рассматриваются темы, которые предусматривают разработку
простых цифровых устройств, предназначенных
для записи, хранения, обработки и передачи информации.
Данные темы предусматривают перевод некоторых чисел в
различные системы счисления: двоичную,
восьмеричную, шестнадцатеричную, десятичную. Вводимые числа,
переводятся в двоичную или двоично-десятичную систему
счисления для записи и хранения. Запись и хранение чисел
осуществляется в регистрах (Rg) или в памяти (RAM).
Обработка информации включает в себя следующее:
различные сравнения чисел, вычисление числа единиц в двоичных
числах, расчет паритета, перестановка чисел в порядке возрастания
или убывания.
Каждая тема предусматривает условную передачу
информации. В результате обработки данной информации
получаем специфические числа, эти числа
являются характеристикой передачи на выход конкретных данных.
Каждый студент получает тему для проектирования, которая
включает в себя индивидуальные исходные данные и конкретные
требования для проектирования цифрового устройства.

1
Требования к проектированию содержат следущее:

1. Анализ задания и формулирование принципов (методов)


проектирования данного устройства.
2. Разработка алгоритма выполнения операций необходимых для
обработки информации.
3. Разработка структурной схемы устройства.
4. Расчет и разработка временной диаграммы необходимых
сигналов управления.
5. Описание базы элементов, необходимых для разработки
принципиальной схемы.
6. Расчеты необходимые для разработка принципиальной схемы.
7. Разработка принципиальной схемы.
8. Описание процесса разработки принципиальной схемы.

2. Разработка принципиальных схем

В этом параграфе рассматривается седьмой пункт из требований


для проектирования, который является самым важным.
Предлагаются одни из множества возможных вариантов разработки
принципиальных схем для 6 типичных тем.

2.1 Устройство записи, хранения и передачи чисел

Пример задачи для данной темы.

1. Разрядность (ёмкость) записи и храения: 3 двузначных


десятичных числа.
2. Ввод чисел: в десятичной системе.
3. Хранение чисел: двоично-десятичные числа в регистрах.
4. Передача на выход: по команде из записанных 3 чисел
передаются те, у которых значение первой цифры совпадает с
цифрой указанной пользователем.
5. Режимы работы: режим ввода чисел; режим передачи
( пользователь вводит значение первой цифры, в соответствии с
которой выбиратются числа для передачи на выход ).

2
Данная тема, согласно выше сформулированному заданию,
подразумевает проектрирование устройства, которое обеспечит ввод
некоторых десятичных двузначных чисел с записью и хранением их
в регистрах ( Rg ) , или RAM (ОЗУ), в двоично-десятичной системе
счисления. Также, тема подразумевает передачу на выход устройства
по команде оператора тех чисел, у которых первая цифра совпадает с
цифрой, введенной оператором.
Таким образом, в соответствии требованиям, для данной темы в
процессе ввода чисел каждая десятичная цифра преобразуется с
двоичный код с помощью шифратора (CD). Один из способов записи
чисел в регистры подразумевает запись каждого кода (цифры),
полученного на выходе CD в два отдельных Rg, из этих регистров
цифры могут записываться вместе (как число) паралелльным кодом в
один Rg, или в адрес RAM ( смотри рис.1 ).
Регистры с рис.1 содержат вход C на который подается импульс
записи и вход выбора G (в Rg записывается информация когда на G
подается сигнал выбора и на C импульс). Таким образом,
информационные входы этих Rg могут быть связаны паралелльно
(используя общую шину) с выходами CD, и выбирая
последовательно данные регистры записываем соответствующую
цифру.
Для выбора множества Rg, выше, может быть добавлен в схему
(рис. 1.) JK триггер в режиме счета на который подается импульс,
который формируется элементом ИЛИ в процессе ввода каждой
цифры.

3
Рис. 1. Запись чисел в отдельные регистры.

Инверсный выход этого триггера будет связан со входом G, первого


регистра, а прямой выход со входом G, второго
регистра (В начале ввода цифр триггер будет устанавливаться в
0). Этот триггер после ввода каждой цифры переключается на
требуемый регистр для записи следующей цифры.
После записи числа из двух цифр в эти два Rg, необходимо,
чтобы это число передалось в один Rg или на ячейку памяти
RAM. Для этого будет использоваться по одному Rg на
каждое введенное число. Количество бит в регистре должно
соответствовать количеству бит в двоичном коде данных чисел. Из
методических указаний желательно выбрать регистры,
содержащие входы G и C (см. рис. 1.) и также содержащие вход
EZ, для установления выходов в третье состояние
(высокое сопротивление). На Рис.2. представлены четыре Rg (для
случая, когда вводятся 4 числа), которые содержат по 8
информационных входов. Эти входы для всех четырех Rg соединены

4
D0 RG Q0
параллельно через общую шину с 8
выходами регистров из Рис.1.
В случаях, когда требуется
запись чисел в RAM,
информационные входы RAM, так
D7 Q7
же соединяются с выходами двух Rg
G
из Рис.1. На Рис.3. представлены два
C
EZ примера микросхем RAM.
D0 RG Q0

D7 Q7
G
C
EZ

D0 RG Q0

D7 Q7
G
C
EZ

D0 RG Q0

Рис. 2. Запись чисел в Rg


Рис. 3. Микросхемы RAM

D7 Q7 Для записи информаци в RAM


G необходимо получить двочиный код
C
EZ
адреса в момент времени когда
производится ввод каждой цифры.
G4G3G2G1C Для этого импульсы, которые

5
получаются на выходах CD c элементов ИЛИ (рис.1) могут
подаваться на счетчик (CT) и на его выходах последовательно
получатся коды адресов, которые подаются на входы RAM (рис.4).

Рис. 4. Формирование адресов для RAM и сигналов управления


для Rg

Таким же образом вышеуказанным счетчиком (Рис.4.),


выбирается конкретный регистр записи для каждого варианта,
предусматривающего запись в Rg. Управляющие сигналы для Rg
могут быть получены через дешифратор (DC). Входы DC
соединяются с выходами CT, а выходы DC с управляющими входами
G регистров записи (рис. 4). Информация, записанная в Rg, подается
параллельно на все эти регистры.
Процесс записи чисел в Rg (RAM) должен обязательно
включать в себя установку счетчика, указанного выше в "0" на
начальном этапе, а когда на его выходе получается максимальное
количество регистров (RAM-адресов), в которые записываются
данные, подсчет останавливается (при помощи элемента «И» на
выходах счетчика фиксируется заданное число и блокируется подача
импульсов на числовые входы, см. рис.4).
В процессе записи чисел в Rg необходимо подать импульсы
записи на входы С. Для данного случая, в начале два импульса
записи на входы С первых двух Rg, в которых формируется число
(рис. 1), затем импульс подается на входы С следующих регистров,
(рис. 2). Пример представления схемы для формирования этих
импульсов показан на Рис. 5.

6
Рис. 5. Схема формирования импульсов

На вход данной схемы подается импульс, который получается в


схеме из рис. 1. Под действием переднего фронта этого импульса на
выходе 1 формируется первый импульс, а под действием заднего
фронта на выходе 2 формируется второй импульс. Выход 1
связывается с входами C с рис.1, а выход 2 связывается с входами C
с рис.2. Прямой выход счетного триггера (который рекомендуется
для схемы с рис.1) в данной схеме позволяет получить импульс на
выходе 2, после чего на выходе 1 получаются два импульса. Таким
образом,эти два импульса с выхода 1 позволяют запись тех двух
цифр, записанных в регистры из рис.1., далее импульс с выхода 2
позволяет запись двузначного числа в регистр из рис.2.
В случае, когда числа записываются в RAM импульс записи (с
выхода 2, рис.2) подается на вход WR/RD (вход записи/чтения).
Передача информации на выход подразумевает изначально ввод
оператором некоторой указывающей(ориентировочной) цифры при
помощи шифратора. Рекомендуется запись этой цифры в отдельный
Rg, откуда она подается на компаратор (пример схемы компаратора
показан на рис.6.).
Для передачи необходимых чисел, из Rg, или RAM записанные
числа считываются последовательно. Первая цифра каждого числа
подается на компаратор. Если релультатом сравнения является
совпадение первой цифры числа с указывающей(ориентировочной)

7
цифрой (введенной оператором ),то тогда это число передается в Rg
на выходе. Следующее число, которое передается на выход (если
таковое имеется) запишется в этот же Rg на выходе. Выход
равенства компаратора (=) может быть соединен с выходом G
выходного регистра для разрешения записи.

Рис. 6. Компаратор

В процессе чтения информации, коды адреса для RAM (или


выбор Rg, для вариантов, которые предусматривают регистры),
получаются так же, как для процесса записи, который был
рассмотрен выше, с разницей в том, что счетные импульсы будут
подаваться на СТ от генератора.
Вариант возможной схемы показан на рис.7.

8
Рис. 7. Формирование адресов для RAM и управляющих сигналов для RG в
процессе чтения.
В данной схеме DC предусмотрен для выбора Rg из которого
считывается (передается) информация. В режиме считывания
выходы DC связываются с входами EZ. В схеме предусмотрен
элемент ИЛИ, с выхода которого могут подаваться импульсы на
схему формирования (генерации) импульсов под действием заднего
фронта входного импульса (рис.5, выход 2). С данного выхода 2
испульс может быть подан на вход C выходного регистра для записи
информации.
Передача информации на компаратор и выход устройства в
процессе считывания производится при помощи вариантов, которые
предусмотрены RAM. В этом случае выходы RAM напрямую
соединяются с входами компаратора и выходного регистра. Для
вариантов c Rg задача упрощается, если используются Rg выходы
которых могут быть установлены в состоянии 3 (вход EZ), тогда
выходы всех Rg могут быть соеденины вместе и связаны с входами
компаратора и выходного регистра. В противном случае, выходы
различных Rg выбираются с помощью коммутаторов (MX, DMX )
для того, чтобы они иогли быть связаны с компаратором и выходным
Rg.

9
2.2. Устройство записи, хранения и сравнения чисел

Пример для данной темы.

1. Разрядность (ёмкость) записи и хранения: 4 двоичных 8 битных


числа.
2. Запись чисел: 16-10 система счисления.
3. Хранение чисел: двоичные числа в регистрах.
4. Сравнение: по команде проверяется равенство двух чисел в
любой комбинации, из тех записанных в регистрах 4 чисел.
5. Режимы работы: режим ввод чисел; режим проверки равенства
(пользователь вводит 2 числа в порядке,в котором они будут
сравниваться ).

Процесс сравнения записанных чисел, включает в себя


изначальное введение оператором двух порядковых номеров,
которые сохранятся в Rg, или RAM. В соответствии с этими
порядковыми номерами, из Rg или RAM, считываются два числа,
которые могут быть записаны в отдельные регистры (как один из
возможных вариантов) откуда подключаются к компаратору. В
компараторе рассчитывается равенство (для одних вариантов) или
неравенство (для других вариантов) и на выходе компаратора
получаем результаты сравнения.
Порядковые номера, которые вводятся оператором, могут быть
закодированы, и для вариантов с RAM полученные коды
представляют адреса цифр, то есть выходы CD могут быть
соединены с адресными входами RAM. Для вариантов с Rg могут
быть предусмотрены ключи (кнопки), которые соединяются со
входами EZ регистров (как один из возможных вариантов). Таким
образом, когда замыкается ключ, регистр выходит из третьего
состояния и может прочитать информацию. Отметим, что в этом
случае обязательно должен быть активирован только один ключ, так
как выходы регистров связаны друг с другом и информацию нельзя
будет прочитать одновременно из нескольких регистров.

10
Рис. 8. Пример схемы, которая разрешает только один активный ключ.

На рис.8. показан пример схемы для трех клавиш, в которой


нажатие большего количества клавиш формирует на всех выходах
“0”. В этой схеме предусмотрено формирование одного импульса
когда нажимается одна клавиша. Этот импульс может быть подан на
схемы формирования импульсов записи для Rg (рис.5).
Запись двух сравниваемых чисел в два отдельных Rg можно
организовать таким же образом, каким записываются цифры в
регистры на рис .1, добавляя счетный триггер для выбора Rg и схему
с рис.5 для формирования импульсов записи, которые подаются на
вход C. Выходы этих Rg соединяются с соответствующими входами
компаратора.

2.3. устройсто записи и хранения чисел в возрастающем


(убывающем) порядке

Пример задания для данной темы.


11
1. Ёмкость записи и хранения: 4 двоичных 4х битных.
2. Ввод чисел: в шестнадцатерично-десятичной системе
счисления (16-10).
3. Хранение чисел: двоичные числа в регистрах.
4. Режимы работы: режим ввода чисел; режим укпорядочивания
чисел в возрастающем порядке.

Проектирование данного устройства предусматривает запись


только двоичных 4х битных чисел в Rg или RAM, которые вводятся
в (16-10) системе счисления. Организация процесса записи описана в
параграфе 1.1., но для данного случая, когда число состоит всего
лишь из одной цифры, процедура записи может быть упрощена по
сравнению с той, которая описана в пар. 1.1. Для данного случая на
рис.1. нет необходимости использовать регистры и необходимо
выбрать CD с 16 входами, так как числа вводятся в (16-10) системе
счисления. Выходы этого CD напрямую соединяются с входами
регистров, в которые записываютсячисла (рис.2.), или же с
информационными входами RAM (согласно данному варианту).
Очевидно, что необходимы 4х битные Rg(RAM).
В процессе записи для выбора регистров можно использовать
схему с рис.4. Для варианта записи в RAM дешифратор
исключается из данной схемы и выходы счетчика напрямую
соединяются c адресными входами RAM. C помощью схемы
изображенной на рис.5. могут быть сформированы импульсы записи
(выход 1), которые подаются на входы C регистров , или на вход
WR\RD для памяти (ОЗУ). На вход данной схемы подается импульс
который получается на выходе элемента ИЛИ из рис.1.
Согласно заданию необходимо упорядочить числа в порядке
возрастания (убывания). Для этого разрабатывается алгоритм
сортировки (упорядочивания). Могут быть предложены разные
варианты упорядочивания, но желательно чтобы предложенная
процедура (алгоритм) позволял проводить упорядочивание как
можно проще, используя микросхемы. Одной и процедур может
быть последовательное сравнение соседних чисел (первого со
вторым, второго с третьим и так далее ). Для каждого сравнения,
если первое число больше второго, то они меняются местами
(сортировка по возрастанию), для остальных случаев числа не
меняются местами. Данная процедура сравнения для всех чисел

12
повторится n-1 раз (n- множество записанных чисел) и таким
образом числа соритруются в порядке возрастания. сортировка в
порядке убывания орагнизуется похожим образом.

Oдин из вариантов реализации процедуры сортировки,


описанной выше, показана на рис.9. На показаной схеме регистры
Rg1 и Rg2 содержат входы G для выбора конкретного регистра в
процессе записии входы EZ для стабилизации в третьем положении.
Для варианта упорядочивания чисел в регистрах, шина выходов
Rg1 и Rg2 (рис. 9) соединяется с шиной входов основных регистров,
куда изначально записываются числа (рис.2.). Шина выходов Rg на
рис.2. соединяется с входами Rg1.
Когда данные соединения сделаны появляется возможность
записи информации из основных регистров в регистры Rg1 и Rg2, и
наоборот, из Rg1 и Rg2 в основные регистры, для того, чтобы
поменять числа местами.

Magistrala iesirilor
RG de baza

D0 RG1 D0 RG3
D1 D1
Q1 D2 Q1
D2
Q2 D3 Q2
D3
Q3 Q3
Q4 C Q4
C ==
A0
G G
A1
EZ EZ
A2
A3
X
B0 >
Semnal indicator
B1 <
B2 =
B3
D0 RG2 D0 RG4 >
D1 D1 <
D2 Q1 D2 Q1
=
D3 Q2 D3 Q2
Q3 Q3
C Q4 C Q4
G G
EZ EZ

Intrari RG de baza

13
Рис. 9. Схема сравнения числе

Например, если на вход EZ одного из основных регистров


(рис.2) подать сигнал чтения (считывания), то этот регистр
переходит из состояния 3 в режим чтения и в шину передаются
данные с выходов этого регистра. Если в этом случае на вход G
регистра Rg1 подается импульс записи, тогда при подачи одного
импульса на вход C информация из основного регистра (который
находится в режиме чтения) записывается в Rg1. Таким же образом
информация из Rg1 и Rg2 записывается в основные регистры.
Для сортировки чисел в основных регистрах, согалсно выше
предложеной процедуре, сначала числа из первых двух основных
регистров (рис.2) записываются соответственно в Rg1 и Rg2 и далее
из этих регистров записываются в Rg3 и Rg4 для того, чтобы
передать их в компаратор. Если в результате сравнения на выходе
компаратора «>» получается значение 1 ( первое число больше
второго ), тогда происходит перезапись чисел для упорядочивания в
порядке возрастания (число из Rg2 записывается в первый
основной Rg, а из Rg1 во второй). Если на выходе > получается 0
перезапись не происходит. На следующем этапе число из второго
основного Rg записывается в Rg1, а из третьего основного Rg
записывается в Rg2. Из регистров Rg1 и Rg2 числа снова
записываются соответственно из Rg3 и Rg4 для сравнения. Если в
результате сравнения на выходе компаратора «>» получается
значение 1 ( второе число больше третьего ), тогда происходит
перезапись чисел (число из Rg2 записывается во второй основной
Rg, а из Rg1 в третий). Когда на выходе > получается 0, то
перезапись не происходит. Аналогично и с числом из четвертого
основного Rg. Данная процедура повторяется 3 раза (для случая
когда у нас 4 числа ) и в результате числа будут упорядочены в
порядке возрастания.
Для вариантов сортировки чисел в RAM шина выходов Rg1 и
Rg2 (рис.9) соединяется с информационными входами DI0 – DI3
микросхемы памяти RAM (рис.3), а выходы RAM соединяются с
информационными входами Rg1 и Rg2. Для сортировки чисел в
RAM процедура записи чисел из RAM в Rg1 и Rg2 и наоборот

14
такая же, как и в случае рассмотренном выше. Коды адресов для
RAM можно получить при помощи счетчика, но эти коды
записываются последовательно в два Rg с общей шиной выходов,
которая соединяется с адресными входами RAM. Эти два Rg
должны содержать входы G для выбора (записи) и EZ для
выборочного чтения. Регистры позвозволяют повторять чтение
соседних адресных кодов для перезаписи в процессе сортировки.
Устройство сортировки чисел, рассмотренное выше, очевидно
нуждается в сигналах управления T(T1,T2 ...Tk), которые будут
подаваться на входы управления G , EZ, WR\RD, для выбора
необходимых операций. Таким образом, необходимо составить набор
управляющих сигналов k и временную диаграмму подачи их для
всего процесса сортировки чисел. Эти сигналы необходимо подавать
с блока управления (задание не предусматривает разработки блока
(устройства) управления).

2.4. Устройство обработки и передачи информации

Пример задания для данной темы.

1. Ёмкость записи и хранения: 4 десятичных двузначных числа.


2. Ввод чисел: в десятичной системе.
3. Хранение чисел: двоично-десятичные числа в регистрах.
4. Обработка информации: в процессе записи существуют 3 типа
чисел A: A = 6, A > 6, A< 6. Рассчитывается количество чисел
каждого типа есть.
5. Передача на выход: пользователь указывает тип чисел, которые
будут передаваться.
6. Режимы работы: режим вода чисел; режим передачи.

Данная тема предусматривает ввод информации согласно


процедуре, проанализарованной в параграфе 1.1, но процесс ввода и
записи чисел предусматривает и их обработку, которая состоит в
сравнении введенных чисел с константой (определенное число). В
результате сравнения необходимо определить если введенное число
равно, больше, или меньше данной константы. Таким образом, числа
подразделяются на три типа и считается сколько чисел каждого типа
было введено.

15
Сравнение производится при помощи компаратора на входы
которого постоянно подается константа и последовательно подаются
вводимые (числа с выходов двух регистров из рис.1). Выходы
компаратора ( =, >, < ) могут быть связаны с управляющими входами
comandă (T) трех счетчиков, которые будут выполнять счет
количества числе каждого типа.
Согласно заданию на выход необходимо передать числа,
которые соответствуют указанному пользователем типу. Для этого, в
процессе записи, к каждому числу необходимо добавить код. Коды
типа числа могут быть взяты с трех выходов компаратора ( =, >, < ),
которые получаются в процессе сравнения. В этом случае к каждому
числу добавляются три бита, то есть выходы компаратора
соединяются паралелльно с шиной регистров из рис.1, и таким
образом код типа числа запишется вместе с соответствующим
числом.
Таким образом, при передаче чисел, пользователь вводит
данный код и coгласно ему выбираются числа из Rg(RAM) для
передачи, аналогично процессу передачи из параграфа 1.1.

2.5. Устройство записи и хранения чисел с дополнительным


битом четности единиц.

Пример задания для данной темы.

1. Емкость записи и хранения: 5 четырехзначных восьмеричных


чисел.
2. Ввод чисел: в восьмеричной системе.
3. Хранение чисел: двоичные числа в регистрах.
4. Обработка информации: в процессе записи определяется
четность единиц ( в дополнительный бит записывается 1 для
четного числа единиц ).
5. Передача на выход: пользователь определяет тип (значение
бита четности) передаваемых чисел.
6. Режимы функционирования: режим ввода данных; режим
передачи данных.

Данная тема похожа на предыдущую, с принципиальным


отличием в том, что компаратор заменяется микросхемой для

16
определения четности. Выход данной микросхемы будет
подключаться ко входам записи вместе с соответствующими
числами, таким образом каждое число будет содержать бит четности.
Для данной темы, когда требуется записать четырехзначные
числа, в схеме на Рис.1 необходимы 4 регистра. В этом случае для
выбора регистра записи можно использовать схему изображенную на
Рис.4.
Определение четности единиц для записываемых чисел может
быть реализовано при помощи комбинационной схемы, построенной
на базе элементов НЕ-ИЛИ.
Отметим, что четность может быть оценена при помощи
счетного регистра, который содержит управляющий вход T. Для
этого регистры из Рис.1 должны обеспечивать режим замещения и
тогда, после записи цифр в эти регистры, получим n (число бит
регистров) замещений с подачей информации с последнего выхода
последнего регистра на вход T счетного триггера. Если импульсы
замещения подаются последовательно на счетный триггер, то на его
выходе получится индикатор четности (значение 1 для нечетного
числа единиц и 0 для четного).
Для передачи чисел на выход, пользователь вводит тип
четности (1 – для передачи чисел с нечетным числом единиц; 0 – для
передачи чисел с четным числом единиц). Ввод типа четности может
быть реализован очень просто при помощи одного тумблера.
Передача информации на выход может быть реализована в
порядке, описанном в разделе 1.1. В данном случае сравнение
реализуется при помощи одного единственного элемента «И» с
двумя входами ( на один вход подается выход тумблера, а на другой
подается значение бита четности).

2.6. Устройство записи и хранения чисел с определением


числа единиц.

Пример задания для этой темы.

1. Ёмкость записи и хранения: 6 четырехзначных восьмеричных


чисел.
2. Ввод чисел: в восьмеричной системе.
3. Хранение чисел: двоичные числа в регистрах.

17
4. Обработка информации: в процессе записи вычисляется число
единиц (в дополнительные биты записывается вычисленная
величина).
5. Передача на выход: пользователь определяет тип (значение
битов единиц) передаваемых чисел.
6. Режимы функционирования: режим ввода чисел; режим
передачи.

Эта тема идентична теме из раздела 1.1 в плане записи и


передачи информации. Дополнительно требуется вычислить
количество единиц, которые содержатся в каждом введенном числе.
Вычисленное значение присваивается числу в процессе записи, то
есть записывается вместе с данным числом на дополнительных
позициях (битах) этого числа.
Способ подсчета единиц может быть реализован на базе
счетчика с управляющим входом T. Для этого регистры с Рис.1
должны обеспечивать режим замещения и тогда, после записи цифр
в эти регистры, получим n (число бит регистров) замещений в
подаче информации с последнего выхода последнего регистра на
вход T счетчика. Импульсы замещения подаются последовательно и
на счетчик, выполняя, таким образом, подсчет единиц. На выходе
счетчика получаем бинарное число, которое представляет собой
количество единиц, содержащихся в введенном числе.
Вариант записи числа единиц, полученного на выходах
счетчика может быть, если выходы этого счетчика соединены с
шиной (магистралью) входов регистров для записи чисел.

18
Библиография

1. Gheorghe Toacşe. Electronica digitală.


2. Andrei Pricop. Analiza şi sinteza structurilor logice.
3. Gheorghe Ştefan. Circuite şi sisteme digitale.
4. Gheorghe Ştefan. Circuite integrate digitale.
5. Савельев А. Я. Прикладная теория цифровых автоматов.
6. Майоров С. А., Новиков Г. И. Принципы организации цифровых машин.
7. Угрюмов Е. П. Проектирование элементов и узлов ЭВМ.
8. Голдсуорт Б. Проектирование цифровых логических устройств.
9. Каган Б. М. Электронные вычислительные машины и системы.
10.Евреинов Э. В. Цифровая и вычислительная техника.
11.Майоров С. А., Новиков Г. И. Структура электронных вычислительных
машин.

Справочники.

1. Тарабрин Б. В. Интегральные микросхемы. Справочник.


2. Шило В. А. Популярные цифровые микросхемы.
3. Справочник . Логические ИС КР1533, КР1544. Часть 1, Часть 2.
И.И. Петровский и др., ТОО Бином, Москва.
4. Справочник. Полупроводниковые БИС запоминающих устройств. Под
редакцией Гордонова А. Ю.

19
5. Справочник. Большие интегральные схемы запоминающих устройств.
Под редакцией Гордонова А. Ю.
6. Схемотехника ЭВМ. Под редакцией Соловьева Г. Н.
7. Andrei Pricop. Analiza şi sinteza structurilor logice.

20