Análisis a gran señal del amplificador diferencial

básico con BJT´s

1. INTRODUCCION

Habitualmente, cuando se estudia el bloque amplificador diferencial (a partir de

ahora A.d.), se pasan por alto características importantes relacionadas con la
polarización del mismo y con las magnitudes relacionadas con la amplitud de las
señales de entrada tanto en modo común como diferencial. Es por esto que en este
artículo se tratará el estudio de este conocido bloque amplificador, desde el punto de
vista de la relación entre las señales de entrada, y su polarización en C.C.

2. EL AMPLIFICADOR DIFERENCIAL BÁSICO

+
+
-

Fig. 1

En la Fig. 1 está representada la configuración básica. El circuito tiene dos entradas,

vs1 y vs2 y tres salidas vo1, vo2 y una tercera que se considera la salida diferencial.

vod = vo1 − vo 2 ec 01.

1
En esencia el A.d. esta pensado para amplificar la diferencia de tensiones en sus
entradas. En ocasiones una de las entradas se lleva a masa, de esta forma se
amplificará la señal aplicada en la otra entrada.

Para que un A.d. se comporte de forma ideal, las características de ambos transistores
deben de ser exactamente iguales, lo que supone normalmente que el circuito es
implementado en un circuito integrado. Cuando este es el caso, podemos suponer que
los transistores son idénticos y por lo tanto existe una simetría perfecta entre ambas
mitades del circuito.

3. SEÑALES DE ENTRADA EN MODO COMUN Y EN MODO DIFERENCIAL

Se definen dos formas de expresar las señales de entrada:

Señal de entrada en modo diferencial:

v md = v s1 − v s 2 ec 02.
Señal de entrada en modo común:
v s1 + v s 2
v mc = ec 03.
2
Resolviendo ahora las ecuaciones anteriores para vs1 y vs2:

v md
v s1 = v mc + ec 04.
2
v
v s 2 = v mc − md ec 05.
2
La definición formal de vmc y vmd nos sirve para entender que vmc se presenta de
forma “comun” o en fase, en ambas entradas del A.d. (normalmente se suele atribuir a
una señal de ruido que se presenta junto con la señal a amplificar, o a un nivel de
polarización de etapas precedentes) y que vmd es la señal que se pretende amplificar
(señal de información) se presenta desfasada en 180º en las entradas del A.d.

4. ANÁLISIS EN GRAN SEÑAL DEL AMPLIFICADOR DIFERENCIAL BÁSICO

4.1 ANÁLISIS EN C.C

Haremos primeramente dos observaciones:

1.- Debido a la simetría del circuito de la figura 1, analizaremos solamente la mitad del
mismo, teniendo la precaución de elevar a 2*REE el valor de la resistencia de emisor
para mantener constante la caída de tensión en el emisor (observar que se reduce la
corriente en el emisor en 1/2)

2.- Para el análisis en C.C. hacemos vmd = 0, y tratamos la señal en modo común
como una señal de C.C. Por lo tanto:

v mc = v s1 = v s 2
+
-

2
 Fig. 2
Como siempre que se estudia un circuito en C.C., cortocircuitamos las fuentes de
señal en C.A. En este caso la fuente vmc se conserva porque la tratamos como una
fuente de C.C.

Aplicando la ley de Kirchhoff de tensiones a la malla de entrada:

− V mc + I B * R B + V BE + I C * 2 R EE − V EE = 0 ec 06

donde I C ≈ I E1 para β 〉〉 1 ec 07.

Vmc + VEE − 0,7

despejando I C = ec 08.
R
2 REE + B
β
Pasamos a determinar los puntos de corte con los ejes de la recta de carga en C.C.
Para ello aplicando la ley de Kirchhoff de tensiones a la malla de salida, obtenemos:

− VCC + I C * RC + VCE + I C * 2 R EE − V EE = 0 ec 09

Cuando I C = 0 entonces VCE = VCC + VEE ec 10.

VCC + VEE
Cuando VCE = 0 entonces I C = ec 11.
RCD
donde RCD = RC + 2 REE ec12.

Fig. 3

Sustituyendo en la ec. 08, Vmc= 0 encontramos el valor de Ic1:

3
 VEE − 0,7
I C1 = ec 13.
R
2 REE + b
β
Sustituyendo el valor de IC1 obtenido en la ec.13, en la ec.09 y tomando en cuenta las
siguientes simplificaciones:
• VCC = VEE
• RB = 0 Ω
• 2*REE >> RC

Se puede demostrar que VCE1~VCC lo que quiere decir que cuando Vmc =0 V, el punto
Q esta aproximadamente centrado en la recta de carga de continua.
.
Si el valor de Vmc se eleva demasiado, (llegando a Vmc máxima) Q1 entra en saturación, y
si disminuye hasta Vmc minima, entra en corte. En la siguiente sección demostraremos
que los valores máximos y mínimos de Vmc están relacionados con la ganancia de
tensión de la etapa.

Hasta aquí el análisis en C.C. de la semi-etapa Q1 del A.d. básico de la Fig.1.

4.2 ANALISIS EN C.A

Para el estudio en C.A. utilizaremos el modelo equivalente en π del transistor (en el

cual despreciamos el valor de r0 por suponerla de valor mucho mayor que RC).
Comenzamos el análisis del circuito de la Fig. 2, cortocircuitando las fuentes de C.C (y
por tanto Vmc). Entonces, según las ecuaciones cuatro y cinco:

v md
v s1 = ec14.
2

v md
vs 2 = − ec15.
2

ii ib
+
+

ß* i b
ß*re
-
-

Fig. 4

Solamente nos interesa del circuito de la figura 4 la pendiente de la recta de carga en

C.A, para poder superponerla a la de C.C.

1
p=− ec16.
RC

4
Por lo tanto, podemos concluir, que tenemos una recta de carga en C.C. debida a la
señal de modo común, y otra recta de carga en C.A. debida al funcionamiento en
modo diferencial.

La recta de carga en alterna, “deslizará” sobre la de continua, entre las posiciones

máximas y mínimas comprendidas entre Vmc máxima y Vmc minima.

⌧ ⌧

Fig. 5

Detengamos el tiempo, en un instante dado, y observemos las rectas de carga (tanto

en C.C. como en C.A.) de ambos transistores del A.d. básico de la figura 1.
Supongamos que en ese momento tenemos una entrada tal que:

v md
v s1 = v mc + ec 04.
2
v
v s 2 = v mc − md ec 05.
2

i c1

i c2

5
 Fig. 6

Entonces, para una señal de entrada dada (con su componente común y diferencial),
tendremos que observar que ningún transistor (tanto Q1 como Q2) entre en corte o
saturación para una ganancia en modo diferencial dada. Utilizaremos las graficas del
transistor con las rectas de carga, para ilustrar varias situaciones del punto Q.

ic

ic

Fig. 7

Si las tensiones en modo común son extremas (muy positivas o muy negativas),
llevaremos a los transistores que componen el A.d. a la saturación o al corte
respectivamente, por lo que se perderá la linealidad del circuito y por lo tanto no
estaremos amplificando la señal de entrada convenientemente.

ic ic

ic
⌧
⌧

ic

Fig. 8a Fig. 8b

En la fig. 8a y 8b, observamos distintas puntos de ubicación del punto Q. Si las

señales en modo común se prevén elevadas (mucho nivel de ruido o perturbación),

6
entonces para que la amplificación de la señal resulte lineal, se deberá de trabajar con
ganancias de señal en modo diferencial pequeñas (Fig.8a). Por el contrario, si el ruido
o componente común es reducido, se podrá aumentar la ganancia de la etapa
diferencial (Fig. 8b).
Con esto, podemos intuir, que si queremos obtener una gran amplificación de la señal
en modo diferencial (al fin y al cabo, esta es la función principal de los A.d.) y tenemos
la posibilidad de tener una elevada tensión de entrada en modo común, deberemos
diseñar dos etapas diferenciales conectadas en cascada.

1ª etapa: Será la encargada de reducir la señal de entrada en modo común. Para

conseguir esto, deberá de tener una RRMC (relación de rechazo en modo común)
elevada, o lo que es lo mismo una ganancia de tensión de modo común lo más baja
posible.
RC
Av mc = − ec17.
2 * REE

Para conseguir esto, normalmente se persigue elevar al máximo el valor de REE lo que
nos lleva directamente, al A.d. polarizado con fuente de intensidad constante, en el
cual de forma ideal el valor de REE es infinito.

2º etapa: Una vez que la señal en modo común es atenuada, nos podemos encargar
de obtener una mayor ganancia de tensión o corriente (no olvidar que el circuito de la
Fig. 2, no es ni más ni menos que una etapa en emisor común, la cual tiene valores
elevados tanto de ganancia en corriente como en tensión). Para ello observar la Fig.
8b, en la cual se observa claramente que la señal de salida tiene un valor de pico
mucho más elevado que la de la Fig. 8a.