Вы находитесь на странице: 1из 17

ELECTRÓNICA DIGITAL

PASO 2 – FUNDAMENTACIÓN BÁSICA PARA EL DISEÑO DIGITAL

Presentado a:
Carlos Augusto Fajardo
Tutor

Entregado por:
Hernando Valencia
Código: 4520000

Grupo: 243004_45

UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA - UNAD


ESCUELA DE CIENCIAS BÁSICAS TECNOLOGÍA E INGENIERÍA
INGENIERÍA DE TELECOMUNICACIONES
SEPTIEMBRE DE 2018
PEREIRA
Ejercicios a resolver.

1. Sea la siguiente función Boolea (Secciones 2.3 y 2.4 del libro de Muñoz):

𝐹(𝐴, 𝐵, 𝐶, 𝐷) = ∑(5,7,9,10,11,13,15)

a) Utilizando mapas de Karnaught encuentre la mínima expresión Suma de Productos.


Tabla de verdad:
A B C D F
0 0 0 0 0 0
1 0 0 0 1 0
2 0 0 1 0 0
3 0 0 1 1 0
4 0 1 0 0 0
5 0 1 0 1 1
6 0 1 1 0 0
7 0 1 1 1 1
8 1 0 0 0 0
9 1 0 0 1 1
10 1 0 1 0 1
11 1 0 1 1 1
12 1 1 0 0 0
13 1 1 0 1 1
14 1 1 1 0 0
15 1 1 1 1 1

CD 00 01 11 10
AB
00 0 0 0 0
01 0 1 1 0
11 0 1 1 0
10 0 1 1 1

𝐹 = (𝐴 ∙ 𝐷) + (𝐵 ∙ 𝐷) + (𝐴 ∙ 𝐵̅ ∙ 𝐶)

b) Utilizando mapas de Karnaught encuentre la mínima expresión Producto de Sumas.


CD 00 01 11 10
AB
00 0 0 0 0
01 0 1 1 0
11 0 1 1 0
10 0 1 1 1

𝐹 = (𝐴 + 𝐵) ∙ (𝐶 + 𝐷) ∙ (𝐵̅ + 𝐷)

c) Implemente en VHDL ambas expresiones usando el software Vivado. En el informe


debe incluir un pantallazo de la descripción en VHDL y la simulación.
2. Sea la siguiente función Boolea (Secciones 2.3 y 2.4 del libro de Muñoz):

𝐹(𝐴, 𝐵, 𝐶, 𝐷) = ∏(0,2,4,6, 8,12)

a) Utilizando mapas de Karnaught encuentre la mínima expresión Suma de Productos.

A B C D F
0 0 0 0 0 0
1 0 0 0 1 1
2 0 0 1 0 0
3 0 0 1 1 1
4 0 1 0 0 0
5 0 1 0 1 1
6 0 1 1 0 0
7 0 1 1 1 1
8 1 0 0 0 0
9 1 0 0 1 1
10 1 0 1 0 1
11 1 0 1 1 1
12 1 1 0 0 0
13 1 1 0 1 1
14 1 1 1 0 1
15 1 1 1 1 1
CD 00 01 11 10
AB
00 0 1 1 0
01 0 1 1 0
11 0 1 1 1
10 0 1 1 1

𝐹 = (𝐴 ∙ 𝐶) + 𝐷

b) Utilizando mapas de Karnaught encuentre la mínima expresión Producto de Sumas.

CD 00 01 11 10
AB
00 0 1 1 0
01 0 1 1 0
11 0 1 1 1
10 0 1 1 1

𝐹 = (𝐴 + 𝐷) ∙ (𝐶 + 𝐷)

c) Implemente en VHDL ambas expresiones usando el software Vivado. En el informe


debe incluir un pantallazo de la descripción en VHDL y la simulación.
3. En una central solar se dispone de 4 grupos de paneles y se desea monitorizar su
funcionamiento. Para ello cada grupo dispone de un sensor que se activa (1) si el grupo
está funcionando correctamente y se desactiva (0) en caso de que se detecte un fallo en
el grupo. Diseñe un circuito que a partir de la información proporcionada por estos
sensores active una señal cuando falle sólo uno de los grupos, otra cuando fallen dos o
más grupos.

a) Encuentre una tabla de verdad que modele el funcionamiento del circuito. Esta tabla
tendrá cuatro entradas (una por cada sensor) y dos salidas (una que indica cuando
falla un grupo y otra para indicar cuando está fallando más de un grupo).

A B C D S1 S2
0 0 0 0 0 0 0
1 0 0 0 1 1 0
2 0 0 1 0 1 0
3 0 0 1 1 0 1
4 0 1 0 0 1 0
5 0 1 0 1 0 1
6 0 1 1 0 0 1
7 0 1 1 1 0 1
8 1 0 0 0 1 0
9 1 0 0 1 0 1
10 1 0 1 0 0 1
11 1 0 1 1 0 1
12 1 1 0 0 0 1
13 1 1 0 1 0 1
14 1 1 1 0 0 1
15 1 1 1 1 0 1

b) Simplifique dicha tabla de verdad usando Karnaught e impleméntela en VHDL.

CD 00 01 11 10
AB
00 0 1 0 1
01 1 0 0 0
11 0 0 0 0
10 1 0 0 0
𝑆1 = (𝐴 ∗ 𝐵̅ ∗ 𝐶̅ ∗ 𝐷
̅ ) + (𝐴̅ ∗ 𝐵 ∗ 𝐶̅ ∗ 𝐷
̅ ) + (𝐴̅ ∗ 𝐵̅ ∗ 𝐶 ∗ 𝐷
̅ ) + (𝐴̅ ∗ 𝐵̅ ∗ 𝐶̅ ∗ 𝐷)

𝑆2 = (𝐴 ∗ 𝐵) + (𝐴 ∗ 𝐶) + (𝐴 ∗ 𝐷) + (𝐵 ∗ 𝐶) + (𝐵 ∗ 𝐷) + (𝐶 ∗ 𝐷)

c) Simule su diseño en VIVADO para comprobar el correcto funcionamiento de su


circuito.

4. Sea la siguiente función Booleana, en donde los primeros términos son los mintérminos
(m) y los segundos (d) son condiciones libres (Sección 2.4.3):

𝐹(𝐴, 𝐵, 𝐶, 𝐷) = ∑(1,4,9,11) + ∑ (2,6,14)


𝑑
a. Encuentre la mínima expresión SOP, usando mapas de Karnaught.

A B C D F
0 0 0 0 0 0
1 0 0 0 1 1
2 0 0 1 0 X
3 0 0 1 1 0
4 0 1 0 0 1
5 0 1 0 1 0
6 0 1 1 0 X
7 0 1 1 1 0
8 1 0 0 0 0
9 1 0 0 1 1
10 1 0 1 0 0
11 1 0 1 1 1
12 1 1 0 0 0
13 1 1 0 1 0
14 1 1 1 0 X
15 1 1 1 1 0

CD 00 01 11 10
AB
00 0 1 0 X
01 1 0 0 X
11 0 0 0 X
10 0 1 1 0

𝐹 = (𝐴 ∗ 𝐵̅ ∗ 𝐷) + (𝐴̅ ∗ 𝐵 ∗ 𝐷
̅ ) + (𝐵̅ ∗ 𝐶̅ ∗ 𝐷)

b. Implemente en VHDL la expresión usando el software Vivado. En el informe debe


incluir un pantallazo de la descripción en VHDL y la simulación
5. Realice las siguientes conversiones de base 10 a la base indicada (Secciones 3.3
y 3.5 del libro de Muñoz):

a. 20323, 1562510 a Hexadecimal


Decimal Hexadecimal
0 0
1 1
2 2
3 3
4 4
5 5
6 6
7 7
8 8
9 9
10 A
11 B
12 C
13 D
14 E
15 F
16 10

20323.1562510 10 = 𝑥16

20323
= 1270.1875
16
0.1875 ∗ 16 = 3
1270
= 79.375
16
0.375 ∗ 16 = 6
79
= 4.9375
16
0.9375 ∗ 16 = 15
4
= 0.25
16
0.25 ∗ 16 = 4
= 4𝑓63
0.1562510 ∗ 16 = 2.500016
0.500016 ∗ 16 = 8.000256
0.000256 ∗ 16 = 0.004096
0.004096 ∗ 16 = 0.065536
0.065536 ∗ 16 = 1.048576
0.048576 ∗ 16 = 0.777216
0.777216 ∗ 16 = 12.435456
0.435456 ∗ 16 = 6.967296
0.967296 ∗ 16 = 15.476736
= 280010𝑐6𝑓

20323.1562510 10 = 4𝑓63.280010𝑐6𝑓 16

b. 99,6250 a Binario
99.625010 = 𝑥2

99 /2
1 49 /2
1 24 /2
0 12 /2
0 6 /2
0 3 /2
1 1
1
= 1100011
0.6250 ∗ 2 = 1.25
0.25 ∗ 2 = 0.5
0.5 ∗ 2 = 1.0
= 101
99.625010 = 1100011.1012
c. 99,6250 a Hexadecimal

Decimal Hexadecimal
0 0
1 1
2 2
3 3
4 4
5 5
6 6
7 7
8 8
9 9
10 A
11 B
12 C
13 D
14 E
15 F
16 10

99.625010 = 𝑥16

99
= 6.1875
16
0.1875 ∗ 16 = 3
6
= 0.375
16
0.375 ∗ 16 = 6
= 63

0.6250 ∗ 16 = 10
=𝑎

99.625010 = 63𝑎16
d. 123,375 a Binario
123.37510 = 𝑥2

123 /2
1 61 /2
1 30 /2
0 15 /2
1 7 /2
1 3 /2
1 1
1
= 1111011
0.375 ∗ 2 = 0.75
0.75 ∗ 2 = 1.5
0.5 ∗ 2 = 1.0
= 011
123.37510 = 1111011.0112

6. Convierta los siguientes números a complemento a 2 con el número bits indicados


(Sección 3.7.2 del libro de Muñoz).
a. −20 con 6 bits.
20 /2
0 10 /2
0 5 /2
1 2 /2
0 1
1
−20 = 010100 = 101011 + 1 = 101100𝐶2

b. 19 con 6 bits
19 /2
1 9 /2
1 4 /2
0 2 /2
0 1
1
19 = 010011

c. −28 con 6 bits


28 /2
0 14 /2
0 7 /2
1 3 /2
1 1
1
−28 = 011100 = 100011 + 1 = 100100𝐶2

d. −54 con 7 bits


54 /2
0 27 /2
1 13 /2
1 6 /2
0 3 /2
1 1
1
−54 = 0110110 = 1001001 + 1 = 1001010𝐶2

Вам также может понравиться