Universidad Simón Bolívar

Sede Litoral
Departamento De Tecnología Industrial
Laboratorio De Circuitos Digitales/TI-2285
Profesor: David Leal

PRÁCTICA #1: COMPUERTAS LÓGICAS

Nombre / Carnet:

Carlos Rodríguez / 15-03971

Camurí Grande, Octubre de 2018

 INTRODUCCIÓN

Se denomina circuito combinacional o lógica combinacional a todo sistema

digital en el que sus salidas son función exclusiva del valor de sus entradas en un
momento dado, sin que intervengan en ningún caso estados anteriores de las entradas
o de las salidas. Las funciones booleanas compuestas por operadores OR, AND,
NAND, XOR se pueden representar íntegramente mediante una tabla de la verdad.

Los circuitos de lógica combinacional son hechos a partir de las compuertas

básicas, compuerta AND, compuerta OR, compuerta NOT. También pueden ser
construidos con compuertas NAND, compuertas NOR, compuerta XOR, que son una
combinación de las tres compuertas básicas.

Se dice que la compuerta NAND es una compuerta universal porque cualquier

sistema digital puede implementarse con ella. Para demostrar que cualquier función
booleana se puede implementar con compuertas NAND, basta con demostrar que las
operaciones lógicas AND, OR y complemento se pueden obtener exclusivamente con
compuertas NAND.

Los objetivos específicos de esta práctica son:

1) Realizar el estudio del tiempo de retardo o propagación de la compuerta

NAND (TTL 74F00) mediante un circuito lógico.

2) Verificar el funcionamiento de la compuerta NAND, comparando su

comportamiento práctico con su respectiva tabla de la verdad.

3) Realizar el montaje de un circuito lógico exclusivamente con compuertas

NAND, a partir de una ecuación booleana.

A continuación, se le presentan los experimentos desarrollados durante la

práctica.
 MARCO TEÓRICO

 Las Compuertas Lógicas: son circuitos electrónicos conformados internamente

por transistores que se encuentran con arreglos especiales con los que otorgan
señales de voltaje como resultado o una salida de forma booleana, están
obtenidos por operaciones lógicas binarias (suma, multiplicación). También
niegan, afirman, incluyen o excluyen según sus propiedades lógicas por medio
de las puertas lógicas: AND, OR, NOT, NAND, NOR, XOR, XNOR.

 Tecnología TTL: Las siglas en inglés significan transistor-transistor logic

(lógica transistor a transistor). Tecnología de construcción de circuitos
integrados electrónicos digitales basada en el uso de transistores bipolares, es
característico el uso de transistores multiemisores. La familia de circuitos
integrados TTL tienen las siguientes características:

 El voltaje de alimentación es de + 5 Voltios, con: Vmín = 4.75 Voltios y Vmáx

= 5.25 Voltios. Por encima del voltaje máximo el circuito integrado se puede
dañar y por debajo del voltaje mínimo el circuito integrado no funcionaría
adecuadamente.
 Niveles de tensión de entrada para el “0” lógico (VIL): entre 0V y 0,8V.
 Niveles de tensión de entrada para el “1” lógico (VIH): entre 2,4V y VCC
 La velocidad de transmisión entre los estados lógicos es su mejor ventaja,
ciertamente esta característica le hace aumentar su consumo.
 Su compuerta básica es la NAND.

 Subfamilia TTL:

 Sin letras: estándar, obsoleta.

 L: (low power) bajo consumo de energía
 S: (Schottky) subfamilia de alta velocidad (usa diodos Schottky).
 AS: (advanced schottky) versión mejorada de la subfamilia anterior.
 LS : (low power schottky) combinación de las tecnologías L y S (es la
subfamilia más utilizada).
 ALS : (advanced low power schottky) versión mejorada de la serie LS.
 F: (FAST, fairchild advanced schottky).
 AF (advanced FAST): versión mejorada de la subfamilia F.

 Puerta lógica NAND: La puerta NAND realiza la misma función que la AND
excepto que su salida está invertida. Es decir equivale a una puerta AND más
una puerta NOT. Su ecuación, tabla de verdad, símbolo, características, etc. se
representa en las siguientes figuras
  Tiempo de propagación o retardo: Definimos como tiempo de propagación el
tiempo transcurrido desde que la señal de entrada pasa por un determinado valor
hasta que la salida reacciona a dicho valor. Vamos a tener dos tiempos de
propagación:

TpHL = tiempo de paso de nivel alto a bajo.

TpLH = tiempo de paso de nivel bajo a alto.

Como norma se suele emplear el tiempo medio de propagación, que se calcula como:

𝑇𝑝𝐻𝐿 + 𝑇𝑝𝐿𝐻
𝑇𝑝 =
2

A continuación, se le presenta los experimentos realizados durante la práctica.

 Experimento N°1: Se requiere realizar el montaje de un circuito que permita
medir el tiempo de propagación en la compuerta NAND.

Para desarrollar este experimento, se requirió de compuertas TTL 74F00, un

protoboard, una fuente de voltaje, un generador de funciones, un osciloscopio digital,
además de conectores de punta banana y caimán. A continuación se les presenta los
respectivos diagramas para el montaje del circuito:

Figura #1. Diagrama de conexiones de la compuerta 74F00.

Figura #2. Circuito propuesto originalmente.

 En el circuito propuesto, una de las entradas de dos compuertas estaban
conectadas al generador de funciones, sin embargo, se tuvo que modificar este circuito
debido a que no se observaba con claridad la señal de salida en el osciloscopio digital.
Entonces se conectó directamente a VCC una de las entradas de la compuerta de salida.
El circuito quedo de la siguiente manera:

Figura #3. Circuito utilizado para este experimento.

Es importante destacar que se anexó una segunda compuerta 74F00 de la misma

tecnología, es decir, se utilizaron 8 puertas NAND para poder apreciar mejor el
tiempo de propagación. Se energizó el circuito y para observar la señal se conectó el
canal 1 (CH1) del osciloscopio digital a la entrada del circuito y el canal 2 (CH2) a la
salida. Se obtuvo la siguiente medición:
 Figura #4. Señales de entrada y salida del circuito y medición del tiempo de
propagación.
Se puede apreciar en la Figura #4 existe un desfasaje, el cual es un retardo que
representa el tiempo de propagación entre las compuertas. Dicho tiempo fue obtenido
sin necesidad de hacer el cálculo, gracias al osciloscopio digital.
Tp= 32ns
Con este resultado ya se puede establecer una comparación entre el tiempo de
propagación obtenido y el dado por el fabricante en la datasheet:

Figura #5. Tiempos de propagación según el fabricante.

Al comparar los datos proporcionados en la datasheet y el tiempo proporcionado por
el osciloscopio digital, se puede observar que el tiempo medido es mayor debido a
que a mayor cantidad de compuertas lógicas, mayor será el tiempo de propagación o
retardo.
 Experimento N°2. En este inciso se desea realizar el montaje de una
compuerta NAND que compruebe su tabla de la verdad experimentalmente.
En esta parte de la práctica, se utilizó una compuerta TTL 74F00, un
protoboard, un potenciómetro de 5kΩ, una fuente de voltajes, dos voltímetros y los
mismos conectores usados en la parte anterior. A continuación se les presenta el
montaje realizado:

Figura #6. Circuito del experimento N°2.

Viendo el diagrama y recordando la tabla de verdad de una compuerta NAND,
sabemos que cuando las dos entradas están en “1” lógico, la salida estará en “0” lógico
y cuando las dos entradas están en “0” lógico, la salida será un “1” lógico. Para apreciar
dicho comportamiento se utilizaron dos voltímetros, uno puesto en la entrada y el otro
en la salida. Entonces se fue variando el potenciómetro y se tomaron las siguientes
mediciones:
 Muestra Vi Vo
1 1,32V 278 mV
2 1,30V 280 mV
3 1,28V 290 mV
4 1,22V 1,2 V
5 1,02V 1,27 V
6 980 mV 1,5 V
7 850 mV 4,2 V
8 740 mV 4,35V
9 520 mV 4,35V
10 420mV 4,35V

A partir de los datos tomados de la tabla, se puede mostrar la siguiente gráfica:

Figura #7. Gráfica de Vi vs Vo

Se puede apreciar que al variar el potenciómetro, en el intervalo de la primera

hasta la sexta muestra el circuito se encuentra en el estado estacionario, el cual es aquel
espacio temporal que va desde la estabilización del circuito lógico hasta que las
entradas vuelvan a cambiar. Si se disminuye el voltaje de entrada a un valor cercano a
0, el voltaje de salida se dispara. Se puede observar que el punto exacto donde el voltaje
de salida aumenta o se dispara es en la muestra 7, donde el voltaje de entrada es 850mV.
Esto se debe a que en la tecnología TTL el “0” lógico se encuentra en el rango de
valores de 0 a 0.8V y el voltaje de entrada de la muestra 7 la compuerta lo leyó como
un cero obteniendo a la salida un “1” lógico (4.2V), por lo tanto se pudo comprobar el
funcionamiento de la compuerta NAND con respecto a su tabla de la verdad.
Experimento N°3. Montaje de un circuito lógico.
En esta experiencia, se requiere realizar el montaje correspondiente a la
siguiente ecuación booleana:

𝑓 = 𝐴⨁𝐵 + 𝐴𝐵

Se desea reducir la expresión a su forma más simple o cambiarla a una forma

más conveniente para conseguir una implementación más eficiente en el montaje:
𝑓 = 𝐴′ 𝐶 + 𝐴𝐶 ′ + 𝐴𝐵
𝑓 = 𝐴(𝐵 + 𝐶 ′ ) + 𝐴′𝐶
A continuación se realiza la tabla de la verdad de la expresión:
A B C Y
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 1
1 0 0 1
1 0 1 0
1 1 0 1
1 1 1 1

Para realizar este experimento, se utilizó un protoboard, dos compuertas TTL

74F00, un dip-switch de cuatro interruptores, un led, una fuente de voltaje y cuatro
resistencias de 1kΩ y conectores de punta banana y caimán.
Finalmente se obtuvo el equivalente de las compuertas OR y AND utilizando
exclusivamente compuertas NAND:
 Figura #8. Equivalente de la compuerta AND

Figura #9. Equivalente de la compuerta OR.

Con estas equivalencias, se reduce al máximo posible el número de compuertas y el

circuito queda de la siguiente manera:
 Figura #10. Circuito utilizado durante la tercera experiencia.
Por medio del circuito, se pudo verificar que su comportamiento coincide con el de la
tabla de la verdad obtenida anteriormente.
 CONCLUSIONES

En el presente laboratorio se estudió el tiempo de propagación o retardo en las

compuertas lógicas que consistía en el tiempo que tarda en llegar una señal a su destino,
El retraso en una compuerta de la familia TTL depende básicamente del hecho de que
los transistores que forman una compuerta requieren un tiempo mayor a cero para
cambiar su estado entre corte y saturación y viceversa. Otro factor a considerar es que
el tiempo de retardo se incrementará, mientras haya más compuertas lógicas.
Se comprobó el funcionamiento de la compuerta NAND, al medir con dos
voltímetros, uno en la entrada y el otro a la salida, en donde se pudo apreciar al variar
el potenciómetro que al introducir un “0” lógico en la salida se obtendrá un “1” lógico.
Se pudo realizar un montaje a partir de una ecuación booleana exclusivamente
con compuertas NAND, la cual se redujo a una expresión más simple y/o más
conveniente para conseguir una implementación más eficiente del circuito lógico. Se
verificó su correcto funcionamiento al coincidir el comportamiento de este con el de la
tabla de la verdad de la expresión.
En definitiva, los montajes ejecutados durante práctica fueron realizados con
éxito y los circuitos lógicos cumplieron con cada una de las características esperadas
teóricamente, por lo cual los objetivos de esta práctica fueron alcanzados.
 BC
A 00 01 11 10
0 0 0 1 1
1 1 1 0 1

cd
ab 00 01 11 10
00 1 1
01
11 1 1 1 1
10 1 1 1 1