Simulación Lógica y de Modo Mixto usando PSPICE

SIMULACIÓN LÓGICA Y DE MODO

MIXTO USANDO PSPICE

■ DESCRIPCIÓN DE COMPONENTES DIGITALES:

● Primitivas digitales
● Modelos temporales
● Modelos entrada/salida

■ PUERTAS LÓGICAS

■ FLIP-FLOPS Y LATCHES

■ ESTÍMULOS DIGITALES

■ LIBRERÍAS DE COMPONENTES DIGITALES

■ USO DE LA CAPTURA DE ESQUEMÁTICOS

■ ANÁLISIS DE PEOR CASO:

● Ambigüedades
● Azares de convergencia
● Azares de ambigüedad cumulativa
● Azares de setup, hold y width
● Azares críticos
● Azares persistentes

■ SIMULACIÓN DE CIRCUITOS EN MODO MIXTO

● Dispositivos mixtos: Convertidores A/D y D/A
● Simulación mixta

Simulación de Circuitos Electrónicos 1

Simulación Lógica y de Modo Mixto usando PSPICE

Descripción de Componentes Digitales

● DESCRIPCIÓN DE COMPONENTES DIGITALES:

■ COMPONENTES DIGITALES RECONOCIDOS EN PSPICE:

COMPONENTE TIPO DESCRIPCIÓN

Puertas Standard BUF Buffer

INV Inversor
AND Puerta AND
NAND Puerta NAND
OR Puerta OR
NOR Puerta NOR
XOR Puerta exclusive-OR
NXOR Puerta exclusive-NOR
BUFA Array de buffers
INVA Array de inversores
ANDA Array de puertas AND
NANDA Array de puertas NAND
ORA Array de puertas OR
NORA Array de puertas NOR
XORA Array de puertas exclusive-OR
NXORA Array de puertas exclusive-NOR
AO Puerta compuesta AND-OR
AOI Puerta compuesta AND-NOR
OAI Puerta compuesta OR-NAND

Puertas tri-estado BUF3 Buffer

INV3 Inversor
AND3 Puerta AND
NAND3 Puerta NAND
OR3 Puerta OR
NOR3 Puerta NOR
XOR3 Puerta exclusive-OR
NXOR3 Puerta exclusive-NOR
BUF3A Array de buffers
INV3A Array de inversores
AND3A Array de puertas AND
NAND3A Array de puertas NAND
OR3A Array de puertas OR
NOR3A Array de puertas NOR
XOR3A Array de puertas exclusive-OR
NXOR3A Array de puertas exclusive-NOR

Puertas de NBTG Puerta de transferencia de canal n

transferencia PBGT Puerta de transferencia de canal p

Simulación de Circuitos Electrónicos 2

Simulación Lógica y de Modo Mixto usando PSPICE

Descripción de Componentes Digitales

COMPONENTE TIPO DESCRIPCIÓN

Flip-flops y JKFF Flip-flop J-K disparado por flanco de bajada

Latches DFF Flip-flop D disparado por flanco de subida
SRFF Latch R-S
DLTCH Latch D

Resistores pull-up PULLUP Array de resistores pull-up

y pull-down PULLDN Array de resistores pull-down

Líneas de retraso DLYLINE Línea de retraso

Arrays de lógica PLAND Array AND

programable PLOR Array OR
PLXOR Array exclusive-OR
PLNAND Array NAND
PLNOR Array NOR
PLXOR Array exclusive-NOR
PLANDC Array AND, verdad y complemento
PLORC Array OR, verdad y complemento
PLXORC Array exclusive-OR, verdad y complemento
PLNANDC Array NAND, verdad y complemento
PLNORC Array NOR, verdad y complemento
PLNXORC Array exclusive-NOR, verdad y complemento

Memorias ROM Memoria solo-lectura

RAM Memoria de acceso aleatorio

Convertidores ADC Convertidor A/D multi-bit

A/D y D/A DAC Convertidor D/A multi-bit

Para describir un componente digital se necesita:

■ PRIMITIVA DIGITAL: Definición del tipo de componente y los nudos de
entrada y salida.
■ MODELO TEMPORAL: Descripción de las características temporales del
componente − tiempos de propagación, tiempo de setup, tiempo de
hold, ...
■ MODELO ENTRADA/SALIDA: Descripción de las características de carga
de los nudos de entrada (loading) y la capacidad de carga de los
nudos de salida (driving).

Simulación de Circuitos Electrónicos 3

Simulación Lógica y de Modo Mixto usando PSPICE

Puertas Lógicas

● PUERTAS LÓGICAS:

Existen dos clases de puertas lógicas:

❏ Puertas standard: cuyas salidas están siempre disponibles.

❏ Puertas triestado: cuya salidas sólo son válidas si una señal de

control (enable) está activa. Cuando está inactiva la salida se
encuentra en alta impedancia (Z) y los estados son indetermina-
dos (X).

■ PUERTAS STANDARD:

U<name> <type> [(number of inputs)]

+ <$D_DPWR> <$D_DGND> <input nodes> <output nodes>
+ <timing model name> <I/O model name>

donde
❏ U: símbolo de PSPICE para dispositivos que son primitivas digitales.

❏ <name>: nombre de la puerta (hasta 8 caracteres).

❏ <type>: tipo de puerta standard (INV, AND, NOR, BUF, ...).

❏ [<number of inputs>]: número de entradas de la puerta.

❏ <$D_DPWR> <$D_DGND>: Nudos de polarización y tierra digitales

(por defecto SPICE supone que los valores de las polarizaciones son
5V y 0V respectivamente).
❏ <input nodes> <output nodes>: nudos de entrada y salida.

❏ <timing model name>: nombre del modelo en el que se describen las

características temporales de la puerta.
❏ <I/O model name>: nombre del modelo en el que se describen las
características de carga y driving de la puerta.

Simulación de Circuitos Electrónicos 4

Simulación Lógica y de Modo Mixto usando PSPICE

Puertas Lógicas

■ MODELO TEMPORAL:

.MODEL <timing model name> UGATE [model parameters]

❏ UGATE: clave para modelos temporales de puertas standard.

❏ [model parameters]: parámetros disponibles del modelo.

PARÁMETRO DESCRIPCIÓN VALOR DEF. UNIDAD

TPLHMN Retraso: de bajo a alto, mínimo 0 s

TPLHTY Retraso: de bajo a alto, típico 0 s
TPLHMX Retraso: de bajo a alto, máximo 0 s
TPHLMN Retraso: de alto a bajo, mínimo 0 s
TPHLTY Retraso: de alto a bajo, típico 0 s
TPHLMX Retraso: de alto a bajo, máximo 0 s

■ MODELO ENTRADA/SALIDA:

.MODEL <I/O model name> UIO [model parameters]

❏ UIO: clave para modelo I/O de componentes digitales.

❏ [model parameters]: existen 20 hasta parámetros.

PARÁMETRO DESCRIPCIÓN VALOR DEF. UNIDAD

INLD Carga capacitiva en la entrada 0 F

OUTLD Carga capacitiva en la salida 0 F
DRVH Resistencia de salida en nivel alto 50 Ω
DRVL Resistencia de salida en nivel bajo 50 Ω

U1 NAND (2) $D_DPWR $G_DGND A B X T1 IO1

U2 NOR (2) $D_DPWR $G_DGND C X Y T1 IO1
.MODEL T1 UGATE
.MODEL IO1 UIO

Simulación de Circuitos Electrónicos 5

Simulación Lógica y de Modo Mixto usando PSPICE

Flip-flops y Latches

● FLIP-FLOPS Y LATCHES:
El simulador soporta tanto biestables disparados por flancos (edge-tri-
ggered flip-flops), cuyo estado cambia en el flanco de bajada o en el
de subida de la señal de reloj, como disparados por nivel (latches),
cuyo estado cambia siempre que el reloj esté en alto.
- Flip-flop J-K disparado por flanco de bajada
- Flip-flop D disparado por flanco de subida
- Latch R-S
- Latch D

U<name> DFF <no. of flip-flops> <$D_DPWR> <$D_DGND>

+ <presetbar node> <clearbar node> <clock node>
+ <D node 1> ... <D node n>
+ <Q output 1> ... <Q output n>
+ <Qbar output 1> ... <Qbar output n>
+ <timing model name> <I/O model name>

donde
❏ DFF: símbolo de PSPICE para flip-flop D.
❏ <no. of flip-flops>: número de flip-flops.
❏ <presetbar node>: nudo de la señal de preset (síncrona).
❏ <clearbar node>: nudo de la señal de clear (asíncrona).
❏ <clock node>: nudo de la señal de reloj.
❏ <D node n>: nudo de entrada D del n-ésimo flip-flop D.
❏ <Q output n>: nudo de salida Q del n-ésimo flip-flop D.
❏ <Qbar output n>: nudo de salida Q del n-ésimo flip-flop D.

Simulación de Circuitos Electrónicos 6

Simulación Lógica y de Modo Mixto usando PSPICE

Flip-flops y Latches

■ MODELO TEMPORAL:

.MODEL <timing model name> UEFF [model parameters]

❏ UEFF: modelos temporales de flip-flops.

❏ [model parameters]: existen hasta 30 parámetros.

PARÁMETRO DESCRIPCIÓN VALOR DEF. UNIDAD

TPPCQLHMN Retraso: pre/clr a q/q de bajo a alto, mínimo 0 s

TWPCLTY Anchura: pre/clr en bajo, típico 0 s
TSUDCLKMN Setup: j/k/d hasta flanco clk/clk, mínimo 0 s
THDCLKMX Hold: j/k/d despues de flanco clk/clk, máximo 0 s

✔ Los parámetros del modelo temporal fijan los tiempos de propagación,

de setup y de hold del flip-flop.

✔ Estos parámetros tienen valores mínimos, típicos y máximos.

■ MODELO ENTRADA/SALIDA:

✔ Semejante al de las puertas standard.

■ Por defecto, todos los biestables son inicializados a un estado

indeterminado (X) hasta que se produce un cambio en alguna de sus
entradas.
■ El estado inicial se puede controlar mediante:
❏ Modo texto: DIGINITSTATE (0 ó 1) en .OPTIONS

❏ Captura de esquemáticos: Analysis ⇒ Setup ⇒ Digital Setup.

Simulación de Circuitos Electrónicos 7

Simulación Lógica y de Modo Mixto usando PSPICE

Estímulos Digitales

● ESTÍMULOS DIGITALES:
✔ Generación de formas de onda digitales que sirvan como excitación a
los circuitos digitales.
✔ Similar al uso de fuentes independientes de tensión e intensidad en
simulación eléctrica.

■ PSPICE utiliza niveles lógicos y no valores de tensión.

ESTADO SIGNIFICADO

0 Bajo, falso, no, OFF

1 Alto, verdadero, sí, ON
R En subida (cambio de 0 a 1 durante flanco de subida) ↑
F En bajada (cambio de 1a 0 durante flanco de bajada) ↓
X Indeterminado
Z Alta impedancia

■ GENERADOR DE ESTÍMULOS (STIM):

U<name> STIM (no. of signals, format) <$D_DPWR> <$D_DGND>
+ < node(s)> IO_STM [TIMESTEP=<stepsize>] <command>

donde
❏ U: símbolo de PSPICE para dispositivos de estímulo digital (Uclk,
Uset, ...).
❏ STIM: símbolo de generador de estímulos.
❏ (no. of signals, format): existen tres formatos − binario, octal y hexa-
decimal − que se seleccionan poniendo <format> como 1, 3 ó 4, res-
pectivamente.

Simulación de Circuitos Electrónicos 8

Simulación Lógica y de Modo Mixto usando PSPICE

Estímulos Digitales

❏ <node(s)>: nudos de las señales generadas.

❏ IO_STM: nombre del modelo entrada/salida del generador.
❏ [TIMESTEP]: anchura de pulso del estímulo digital. Útil para relojes.
❏ <command>: define la forma de la onda a generar.
❏ La forma más básica es <<time> <value>>:
- El tiempo se puede especificar en segundos (s) o en periodos
de reloj (c).
- Los valores de tiempo pueden ser absolutos (15ns, 10c) o rela-
tivos al tiempo anterior (+15ns, +10c).
❏ PSICE también soporta comandos variados para generar distintas
formas de onda digitales; p.ej. lazos para señales periódicas:
<<time> <value>>
<LABEL>=<label name>
<<time> GOTO <label name> <n> TIMES>

Simulación de Circuitos Electrónicos 9

Simulación Lógica y de Modo Mixto usando PSPICE

Estímulos Digitales: Ejemplos

(1) U1 STIM(1,1) $G_DPWR $G_DGND S1 IO_STIM 0ns 0 10ns 1

(2) U2 STIM(1,1) $G_DPWR $G_DGND S2 IO_STIM

+ 0ns 0 +4ns 1 +2ns 0 +2ns 1 +2ns 0 +6ns 1 +4ns 0
+ +8ns 1 +2ns 0

(3) U3 STIM(1,1) $G_DPWR $G_DGND S3 IO_STIM TIMESTEP=2ns

+ 0c 0
+ LABEL=LOOP
+ 1C 1
+ 2C 0
+ 3C GOTO LOOP -1 TIMES

(4) U4 STIM(2,11) $G_DPWR $G_DGND S4 S5 IO_STIM TIMESTEP=2ns

+ 0c 01
+ LABEL=LOOP
+ 1C 10
+ 2C 01
+ 3C GOTO LOOP -1 TIMES

(1)

(2)

(3)

(4)

Simulación de Circuitos Electrónicos 10

Simulación Lógica y de Modo Mixto usando PSPICE

Simulación Lógica: Ejemplo

Simulación de Circuitos Electrónicos 11

Simulación Lógica y de Modo Mixto usando PSPICE

Librerías de Componentes Digitales

● LIBRERÍAS DE COMPONENTES DIGITALES:

✔ Hemos visto que son necesarias tres descripciones:

❏ Primitiva digital
❏ Modelo temporal
❏ Modelo entrada/salida

Las primitivas son dispositivos de bajo nivel cuyo uso en combinación

con información temporal y de entrada/salida permite la definición de
los elementos de una librería digital.

✔ Para simplificar el proceso, PSPICE ofrece librerías de componentes

digitales, descritas como subcircuitos.
Elemento de librería = Primitiva + modelo temporal + modelo I/O

- 74XX00-74XX29828
- CD4000
- Dispositivos ECL
- Dispositivos PAL
- Dispositivos GAL
- Resistores pull-up y pull-down
- Líneas de retraso
- Convertidores A/D y D/A

✔ Más de 1800 componentes digitales de librería.

Simulación de Circuitos Electrónicos 12

Simulación Lógica y de Modo Mixto usando PSPICE

Librerías de Componentes Digitales

Elemento de librería = Primitiva + modelo temporal + modelo I/O

✔ El modelo temporal y el de entrada/salida se pueden describir según

valores mínimos, típicos y máximos.

■ Cada subcircuito tiene dos parámetros opcionales:

MNTYMXDLY: Permite seleccionar los valores mínimos, típicos o
máximos para los tiempos de conmutación de los elementos de libre-
ría (propagación, setup, hold, ...).

1 = Mínimos
2 = Típicos (valor por defecto)
3 = Máximos
4 = Peor caso (mínimo/máximo)

IO_LEVEL: Permite seleccionar la complejidad del modelo entrada/

salida.

1 = Simulaciones simples (valor por defecto)

2, 3, 4 = Simulaciones con mayor precisión

X1 C CBAR 7404 PARAMS: MNTYMXDLY=3, IO_LEVEL=2

Simulación de Circuitos Electrónicos 13

Simulación Lógica y de Modo Mixto usando PSPICE

Librerías de Componentes Digitales: Ejemplo

Simulación de Circuitos Electrónicos 14

Simulación Lógica y de Modo Mixto usando PSPICE

Uso de la Captura de Esquemáticos

● USO DE LA CAPTURA DE ESQUEMÁTICOS:

GENERADORES DE
ESTÍMULOS

PUERTAS
STANDARD
(TTL Serie 74)

RUTADO SIMPLE
BUSES DE DATOS

Simulación de Circuitos Electrónicos 15

Simulación Lógica y de Modo Mixto usando PSPICE

Uso de la Captura de Esquemáticos

CONTADORES
MOD-10
MOD-16
...

REGISTROS

COMPARADORES

Simulación de Circuitos Electrónicos 16

Simulación Lógica y de Modo Mixto usando PSPICE

Uso de la Captura de Esquemáticos

CODIFICADORES DECODIFICADORES

MULTIPLEXORES DEMULTIPLEXORES

CONVERTIDORES A/D CONVERTIDORES D/A

Simulación de Circuitos Electrónicos 17

Simulación Lógica y de Modo Mixto usando PSPICE

Uso de la Captura de Esquemáticos

MEMORIAS RAM

Simulación de Circuitos Electrónicos 18

Simulación Lógica y de Modo Mixto usando PSPICE

Análisis de Peor Caso

● ANÁLISIS DE PEOR CASO:

■ Los componentes digitales presentan determinados parámetros de
tolerancia. Cuando se combinan componentes digitales para crear un
circuito más complejo, la combinación de sus tolerancias individuales
puede producir un mal funcinamiento del circuito global.

■ PSPICE permite:
✔ Aplicar técnicas de análisis de peor caso a circuitos digitales.
✔ Identificar y corregir violaciones temporales.
✔ Analizar el efecto de ambigüedades.

■ PARÁMETROS DE TOLERANCIA:

✔ Propagation delay: intervalo de tiempo entre la transición de una

señal de entrada y la respuesta resultante a la salida.

✔ Setup: intervalo de tiempo durante el cual una señal se debe mante-

ner estable antes de realizar una determinada acción.

✔ Width: anchura de un pulso de reloj.

✔ Hold: intervalo de tiempo durante el cual una señal se debe mantener

estable después de que se haya realizado una determinada acción.

■ Estados posibles en señales digitales:

✔ R y F son regiones de ambigüedad. No se conoce el tiempo exacto

de la transición, sólo que se pasa de bajo a alto, o viceversa.

Simulación de Circuitos Electrónicos 19

Simulación Lógica y de Modo Mixto usando PSPICE

Análisis de Peor Caso: Ambigüedad

■ AMBIGÜEDAD:

✔ La mayor fuente de ambigüedad (imprecisión en las transiciones) es la

variación del tiempo de propagación de los componentes.

✔ En la mayoría de los casos, el tiempo de propagación estará en torno

a un valor típico. Sin embargo, no es una constante, sino un rango de
valores entre los extremos mínimo y máximo.

✔ Se define la ambigüedad en el tiempo de propagación como la dife-

rencia entre el tiempo máximo y el mínimo.

✔ Por definición, la ambigüedad también debe estar comprendida entre

los tiempos mínimo y máximo.

■ Tiempo de propagación para una puerta AND 7408:

✔ PSPICE permite estudiar las tolerancias de circuitos digitales

mediante el análisis de peor caso.

✔ En un análisis de peor caso, se generan todas las posibles combina-

ciones de tiempos de propagación y las regiones de ambigüedad del
peor caso se muestran de forma automática.

Simulación de Circuitos Electrónicos 20

Simulación Lógica y de Modo Mixto usando PSPICE

Análisis de Peor Caso: Ambigüedad

■ Análisis transitorio con tiempos de propagación mínimos:

Analysis ⇒ Setup ⇒ Digital Setup ⇒ Minimum

■ Análisis transitorio con tiempos de propagación de peor caso:

Analysis ⇒ Setup ⇒ Digital Setup ⇒ Worst-Case [Min/Max]

Simulación de Circuitos Electrónicos 21

Simulación Lógica y de Modo Mixto usando PSPICE

Análisis de Peor Caso: Azar de Convergencia

■ AZAR DE CONVERGENCIA:

✔ Ocurre cuando dos o más señales con regiones de ambigüedad que

se solapan en el tiempo confluyen en un mismo punto de un circuito
y provocan un intervalo de ambigüedad en la salida del circuito.

✔ Idealmente:

D0

D1

OUT

0ns 4ns 8ns

■ En el peor caso:

Simulación de Circuitos Electrónicos 22

Simulación Lógica y de Modo Mixto usando PSPICE

Análisis de Peor Caso: Azar de Ambigüedad Cumulativa

■ AZAR DE AMBIGÜEDAD CUMULATIVA:

✔ Ocurre cuando las señales se propagan a través de niveles de puer-

tas: A medida que la señal pasa por cada puerta, la ambigüedad se
acumula ⇒ se ensancha la región de ambigüedad.

✔ Cuando el límite de ambigüedad de subida (R) se solapa con el de

ambigüedad de bajada (F), se crea una región de indeterminación
(X) y PSPICE predice el azar.

Simulación de Circuitos Electrónicos 23

Simulación Lógica y de Modo Mixto usando PSPICE

Análisis de Peor Caso: Azares de Setup, Hold y Width

■ AZARES DE SETUP, HOLD Y WIDTH:

✔ Es común que ocurran en circuitos con reloj (p.ej. flip-flops).

■ Si la anchura de la señal de reloj es demasiado pequeña ⇒ Azar de

Width.

■ Si un comando o una señal de datos no permanece estable un tiempo

suficiente antes del reloj ⇒ Azar de Setup.

■ Si un comando o una señal de datos no permanece estable un tiempo

suficiente despues del reloj ⇒ Azar de Hold.

Simulación de Circuitos Electrónicos 24

Simulación Lógica y de Modo Mixto usando PSPICE

Análisis de Peor Caso: Azares Críticos

■ Los azares y violaciones temporales vistos anteriormente (ambigüe-

dades, azares de ambigüedad cumulativa, de setup, hold, width, ...)
son considerados como warnings ⇒ Pueden causar problemas
serios de funcionamiento o no, y se debe comprobar si el diseño está
garantizado en esos casos.

✔ Se identifica un warning de setup en t = 20ns. Sin embargo, probable-

mente no suponga un problema para el circuito, ya que el segundo
ciclo de reloj pasa el dato correctamente ⇒ Se podría ignorar este
warning en particular.

Simulación de Circuitos Electrónicos 25

Simulación Lógica y de Modo Mixto usando PSPICE

Análisis de Peor Caso: Azares Críticos

■ AZARES PERSISTENTES:

✔ Es una violación temporal o azar que provoca que se pase un estado

incorrecto a un circuito interno (p.ej. un flip-flop) o a una salida prima-
ria del circuito.

■ Azar persistente en puerto externo:

✔ El warning de azar por convergencia de ambigüedades en la salida de

U1A se detecta esta vez como azar persistente al añadir el puerto de
salida P1.

Simulación de Circuitos Electrónicos 26

Simulación Lógica y de Modo Mixto usando PSPICE

Análisis de Peor Caso: Azares Críticos

■ Azar latcheado:

✔ El warning de azar por convergencia de ambigüedades en la salida de

U4A (Data) se detecta esta vez como azar persistente al ser latcheado
al flip-flop D ⇒ Data está en el estado ambigüo R cuando se activa el
reloj CLK y se genera una salida indeterminada X en el flip-flop.

Simulación de Circuitos Electrónicos 27

Simulación Lógica y de Modo Mixto usando PSPICE

Dispositivos Mixtos: Convertidores A/D

● SIMULACIÓN DE CIRCUITOS EN MODO MIXTO:

■ CONVERTIDORES A/D:
✔ Los convertidores A/D (ADC) se usan para digitalizar señales ⇒ Pasar
de señales analógicas (normalmente tensiones) a digitales (normal-
mente binarias).
✔ Su característica fundamental es la resolución (número de bits de la
salida digital). Cuanto mayor sea ésta más fina es la conversión.

■ Para una entrada V(in,gnd) la salida es el valor binario del número

entero más cercano a:
V ( i n, gnd )
--------------------------------- 2 nbits
V ( ref , gnd )

Convertidor A/D de 3 bits

111

110

101
Salida Digital

100

011

010

001

000
0 V ref 2V ref 3V ref 4V ref 5V ref 6V ref 7V ref V
ref
------------- ----------------- ----------------- ----------------- ----------------- ----------------- -----------------
8 8 8 8 8 8 8

Entrada Analógica

Simulación de Circuitos Electrónicos 28

Simulación Lógica y de Modo Mixto usando PSPICE

Dispositivos Mixtos: Convertidores A/D

Simulación de Circuitos Electrónicos 29

Simulación Lógica y de Modo Mixto usando PSPICE

Dispositivos Mixtos: Convertidores D/A

■ CONVERTIDORES D/A:
✔ Los convertidores D/A (DAC) se utilizan para pasar señales digitales
(en representación binaria) al plano analógico (representación
mediante señales eléctricas: tensión o intensidad).
✔ Su característica fundamental es la resolución (número de bits de la
entrada digital). Cuanto mayor sea ésta más fina es la conversión.

■ Se suelen modelar mediante un fuente de tensión entre los nudos out

y gnd de valor:
( Valor entero de la entrada binaria )
V ( out , gnd ) = V ( ref , gnd ) ---------------------------------------------------------------------------------------------
2 nbits

Convertidor D/A de 3 bits

7V ref
-----------------
8
6V ref
-----------------
8
5V ref
Salida Analógica

-----------------
8
4V ref
-----------------
8
3V ref
-----------------
8
2V ref
-----------------
8
V ref
-------------
8

0
000 001 010 011 100 101 110 111

Entrada Digital

Simulación de Circuitos Electrónicos 30

Simulación Lógica y de Modo Mixto usando PSPICE

Dispositivos Mixtos: Convertidores A/D y D/A

Vref = 256V

Vref = 10V

Simulación de Circuitos Electrónicos 31

Simulación Lógica y de Modo Mixto usando PSPICE

Simulaciones Mixtas

■ SIMULACIÓN EN MODO MIXTO:

■ PSPICE es capaz de realizar simulaciones eléctricas, digitales o de

modo-mixto.

■ Para ello trabaja con 3 tipos de nudos: analógicos, digitales y de

interfaz.
✔ Si todos los dispositivos conectados a un nudo son analógicos ⇒
Nudo analógico.
✔ Si todos los dispositivos conectados a un nudo son digitales ⇒
Nudo digital.
✔ Si existen tanto dispositivos analógicos como digitales conectados
a un mismo nudo ⇒ Nudo de interfaz.

■ PSPICE asigna determinadas variables para cada tipo de nudo:

✔ Nudos analógicos: tensiones y corrientes.

✔ Nudos digitales: estados, los cuales se calculan a partir de:

- El modelo entrada/salida del dispositivo
- El nivel lógico del nudo (0 ó1)
- El nivel de fuerza de salida (strength) de los dispositivos que
cargan el nudo.
Los niveles de fuerza de los dispositivos pueden ir desde 1 (Z)
a 64 (valor fuerte) y, determinan, junto con los parámetros DRVH
(high-level driving resistance) y DRVL (low-level driving resistance)
del modelo entrada/salida, el estado de los distintos nudos digita-
les.
✔ Nudos de interfaz: tensiones/intensidades analógicas y estados
digitales:
PSPICE inserta automáticamente subcircuitos de interfaz
A/D o D/A en todos los nudos de interfaz. Estos subcircuitos se
ocupan de la traducción necesaria entre tensiones/intensidades
analógicas y estados digitales.

Simulación de Circuitos Electrónicos 32

Simulación Lógica y de Modo Mixto usando PSPICE

Simulaciones Mixtas

■ Circuito en modo mixto dibujado con la captura de esquemáticos:

■ Circuito simulado por PSPICE:

✔ Los subcircuitos de interfaz son ocultos en la captura de esquemáti-

cos, pero sí aparecen descritos en el fichero de salida (.out).
✔ Nudos añadidos: Vin$AtoD, Vout$DtoA.

Simulación de Circuitos Electrónicos 33

Simulación Lógica y de Modo Mixto usando PSPICE

Simulaciones Mixtas

✔ En simulaciones mixtas, se pueden representar a la vez tanto señales

analógicas como digitales.
✔ Los nudos de interfaz tendrán representación analógica y digital.

✔ Las formas de onda digitales y analógicas se pueden seleccionar con

los cursores de forma independientemente.

Simulación de Circuitos Electrónicos 34