Exercice 4 :

Module : SYSTEMES A MICROPROCESSEURS

LICENCE EEA
Professeur : A. BA-RAZZOUK On considère le schéma partiel d’un système à base de microprocesseur illustré à la figure 3.
Année universitaire : 2012 – 2013, Semestre : 5
a) Quelle est la condition de sélection des mémoires RAM et ROM de ce circuit ?
b) Quelles sont les plages d’adresse de chacune des mémoires ?
T R A V A U X D I R I G É S - SERIE N° : 1 BUS d’adresses : A0



A11

Exercice 1 :

Quelle est la condition de sélection de la mémoire illustrée à la figure 1 : R/ W

RAM ROM
A12

Mémoire A13
CS CS

A14
A1
A2 CS
A3 A15
A4 BUS de données : D0



D7
Figure 1

Exercice 2 :

On considère le système à base d’un microprocesseur 8 bits illustré à la figure 2 :

Figure 3

Exercice 5 :

On considère le schéma partiel d’un système à base de microprocesseur montré à la figure 4. Ce schéma
représente les broches nécessaires à la connexion de mémoires au microprocesseur.
A15 A14
13 BUS d’adresses A0 à A12

MICROPROCESSEUR RAM1 EPROM1 RAM2 EPROM2

Microprocesseur Mémoire 1 Mémoire 2 Mémoire 3
A0 A0 D0 A0 D0 A0 D0
CS CS CS A1 A1 D1 A1 D1 A1 D1
A0


A13 CS
A13 A2 A2 D2 A2 D2 A2 D2
























BUS d’adresses : A0



A13


D7 A12 D7 A12 D7
Figure 2


A12 A12
1) Quelle est la capacité mémoire de chaque boîtier ? A13 CS R/W CS R/W CS R/W
2) Quel est l’espace adressable par le microprocesseur ? A14
3) Quelles sont les conditions de sélection de chaque boîtier ?
A15
4) Donner les plages d’adresses de chaque boîtier.
D0
Exercice 3 : D1 8 BUS de données D0 à D7
D2
On dispose de boîtiers mémoire de 8 mots de 4 bits et on désire construire une mémoire de 16 mots de 8 bits



à partir de ces boîtiers.

D7
1) Combien de boîtiers mémoire sont requis ?
2) Quel est le nombre de bits d’adresses requis ?
R/W
3) Donner le schéma détaillé de câblage de cette mémoire à 16 mots de 8 bits.
Figure 4
TD – Systèmes à microprocesseurs Page 1/4 Professeur : A. BA-RAZZOUK TD – Systèmes à microprocesseurs Page 2/4 Professeur : A. BA-RAZZOUK
 Y0
A9 A
1- Quelle est la capacité de chaque boîtier mémoire (mémoire1, mémoire2 et mémoire3) ? En déduire la Y1 CS PROM
A10 B
capacité totale de ce système. Y2
2- Quel est le rôle des lignes d’adresse A13, A14, A15 ? A11 C
Y3
3- Calculer la plage des adresses de chaque mémoire ? Constatations ?
74138 Y4
4- Comment peut-on adresser 8 boîtiers mémoires identiques (memoire1, mémoire2, …, mémoire8) sans CS RAM1
avoir de conflit entre les différents boîtiers ? 5V G1 Y5

A12 G2A Y6
Exercice 6 : CS RAM2
Y7
G2B
On considère le schéma partiel du système à base de microprocesseur présenté à la figure 5. Figure 6

BUS d’adresses Table de vérité du décodeur 74138

Entrées Sorties
G1 G2 C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
A13 X H X X X H H H H H H H H
S0 L X X X X H H H H H H H H
A14 S1 CS (RAM) H L L L L L H H H H H H H
H L L L H H L H H H H H H
A15 S2
Microprocesseur H L L H L H H L H H H H H
S3 CS (Boitier E/S) H L L H H H H H L H H H H
Décodeur H L H L L H H H H L H H H
S4 H L H L H H H H H H L H H
H L H H L H H H H H H L H
S5 H L H H H H H H H H H H L
S6 CS (ROM) Note: G2= (G2A) OU (G2B)

S7

Composant Adresse A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0

BUS de données
Figure 5

1) Remplir le tableau suivant : PROM

A15 A14 A13 Décodage CS (RAM) CS (E/S) CS (ROM)

0 0 0
0 0 1
0 1 0 RAM1
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
RAM2
2) En déduire les différents espaces mémoires ainsi réservés.

Exercice 7 :

On considère une carte conçue autour d’un microprocesseur quelconque. Cette carte comporte un BUS
d’adresses noté A0 à A12. Le circuit de décodage d’adresses des différents boîtiers mémoire utilisés par la
carte est montré à la figure 6.

Pour sélectionner la PROM, la RAM1 ou la RAM2, un décodage d’adresses est réalisé par le décodeur 74138
dont la table de vérité est donnée ci-dessous.

1) Donner la capacité d’adressage du microprocesseur ;

2) Donner pour chaque boîtier mémoire la plage d’adresses correspondante (adresses de début et de fin) en
remplissant le tableau ci-dessous ;
3) Donner la taille des boîtiers mémoire (Indiquer les calculs) ;
4) Tracer le plan mémoire de ce système et bien indiquer l’emplacement de chaque mémoire, sa taille et ses
adresses de début et de fin.
TD – Systèmes à microprocesseurs Page 3/4 Professeur : A. BA-RAZZOUK TD – Systèmes à microprocesseurs Page 4/4 Professeur : A. BA-RAZZOUK