LABORATORIO DE ELECTRONICA DIGITAL

Fecha de realización de la práctica: 03/12/2018

Fecha de entrega del informe: 10/12/2018
Practica 1 Segundo parcial
Quito - Ecuador

CIRCUITOS DE ARITMÉTICA DIGITAL CON MSI.

Mario Wladimir Yánez Vela mariov3@est.ups.edu.ec

Katya Jael Lozada Gaibor klozada@est.ups.edu.ec
Universidad politécnica salesiana
 LABORATORIO DE ELECTRONICA DIGITAL
Fecha de realización de la práctica: 01/10/2018
Fecha de entrega del informe: 15/10/2018
Practica 1
Quito - Ecuador

Estética
Procedimiento
Análisis
Conclusiones

2
LABORATORIO DE ELECTRONICA DIGITAL
Fecha de realización de la práctica: 01/10/2018
Fecha de entrega del informe: 15/10/2018
Practica 1
Quito - Ecuador
sumador y un pueden realizar siguientes bits, se
sumador en BCD operaciones suman los bits de
utilizando los matemáticas más Ai y Bi
circuitos MSI. complejas como correspondientes
RESUMEN: La multiplicación, más lo que se trae
práctica presente OBJETIVO división, de la columna
tiene como ayuda ESPECIFICO: exponenciación, anterior Ci. El
a ejercitar el integración, exceso final es
diseño de circuitos  Realizar el diferenciación, parte de la
combinacionales diseño y etc., de ahí que respuesta.[1]
utilizando simulación resulte importante
circuitos de un conocer cómo
integrados de un semisumad funciona y cómo
nivel de or, sumador diseñar este
integración mayor y un dispositivo. [1]
que las sumador
compuertas
lógicas.  Realizar un
Consta de dos sumador Figura Nº 2
completo Figura 1. Suma
partes, en la Binaria.[1] Sumador Binario
primera de las usando dos de 4Bits.[1]
cuales se efectúa tipos de
Para ello se Esta operación
el diseño de un integrados
realizará un puede visualizarse
circuito que suma de
ejemplo de una de mejor manera
dos números de 1 multiplexor
suma binaria de con el diagrama de
bit utilizando un es el 74151
dos números de 4- bloques de la
multiplexor de 8 y el 74153.
bits cada uno. figura 2, como
a1 y de la segunda puede verse, el
En la figura Nº 1,
parte utilizando un primer bloque del
se puede observar
multiplexor de 4 a 2.- MARCO sumador tiene dos
que lo primero que
1. TEÓRICO entradas de datos:
se suma son los
bits menos Ao y Bo y dos
PALABRA salidas: So y un
2.1. SUMADOR significantes [Bo ,
CLAVE: binaria, ARITMÉTICO siguiente bloque,
Ao ] lo que genera
Multiplexor, suma, BINARIO. por eso recibe el
una suma parcial,
integrado. nombre de medio
que es lo que se
Una de las
escribe [So ] y un sumador [Half-
OBJETIVO operaciones
exceso parcial Adder]; los otros
GENERAL: básicas que realiza
[carry] que se lleva bloques todos ellos
un computador es
Realizar el diseño a la siguiente tienen tres entradas
la suma aritmética,
y simulación de un columna. Para la de datos: Ai , Bi
en base a la cual se
semisumador, suma de los [bits de A y B] y Ci
3
LABORATORIO DE ELECTRONICA DIGITAL
Fecha de realización de la práctica: 01/10/2018
Fecha de entrega del informe: 15/10/2018
Practica 1
Quito - Ecuador
[exceso parcial de proporcionan para que acepta varias deseada. El CI-
la columna cada bit y el entradas de datos, 74151 selecciona
anterior] y generan exceso [carry] pero solo deja 1-de-8 fuentes de
dos salidas: Si y resultante [Co] se pasar una de ellas a datos, como se ve
Co , cada uno de obtiene del cuarto la salida. Cuando en la figura 5[2]
ellos recibe el bit. Los sumadores se ha seleccionado
nombre de se diseñan de una señal, las otras
sumador completo manera que los no tienen efecto
[Full-Adder]. [1] niveles lógicos de sobre la salida. Los
las entradas y las multiplexores
CI-7483 y CI- salidas, incluso el pueden ser
74283.- Con los carry, están en su analógicos o
integrados que forma verdadera. digitales. El
contienen 4 Diseñados para En el MUX- Figura Nº 5 CI-
sumadores media y alta digital, la selección 74lS151 data
completo se puede velocidad, los de los canales se la selector/multiplexe
implementar un circuitos utilizan hace mediante r 8-a-1
sumador de lógica TTL entradas de
cualquier número [Lógica Transistor- comando digital, a Tiene una entrada
de bits. En el Transistor] de alta veces conocidas strobe
mercado existen velocidad y alto como entradas de [habilitación] que
sumadores fan-out, pero son dirección, como se debe estar en un
aritméticos compatibles con ve en la figura 4[2] nivel lógico bajo
binarios para las familias DTL. para habilitar a
números de 4-bits, [2] este dispositivo.
el CI-7483, cuya Un nivel alto en la
distribución de entrada strobe hace
pines se muestra que la salida Y esté
en la Figura 4, [el en un nivel alto y
CI-7483 (superior) la salida [Wo
y el CI-74283 cuando se la use] a
(inferior) es el Figura 4. un nivel bajo. A
mismo, pero con Multiplexor de 4 a continuación se
Figura 3.
1.[2]
una distribución de Sumadores muestra la tabla de
pines diferente]. aritméticos[2] función del CI-
CI-74151.- Data
Selector/Multiplex 74151 [MUX de 8-
2.2.
Estos sumadores er 8-1. Contiene en a 1]
MULTIPLEXOR
completos realizan ES. el chip toda la
la suma de 2- decodificación 2.3.
números de 4-bits. Multiplexor o APLICACIONES
binaria para DE LOS
Las salidas de Selector de Datos.- seleccionar la MULTIPLEXER
suma [S], se Es un dispositivo fuente de datos S.
4
LABORATORIO DE ELECTRONICA DIGITAL
Fecha de realización de la práctica: 01/10/2018
Fecha de entrega del informe: 15/10/2018
Practica 1
Quito - Ecuador
un Sumador Figura 7:
El uso de los Completo de tal Diagrama lógico
multiplexers en el manera que, Se Implementar sólo implementado de
diseño de tiene 3 entradas con Mux de 8 a 1 la parte primera
dispositivos A,B,C y dos del ensayo
digitales. En este salidas Suma y
caso se estudian Count
dos aplicaciones:
a) Incremento del Tabla Nº1 tabla de
número de verdad de un
entradas; sumador completo
b) Implementación 4.1. PARTE Nº2
de una función
booleana
combinacional. Implementar sólo
con Mux de 4 a 1
3.
MATERIALES.

 Fuente de poder
universal DC
 Circuitos Utilizando la tabla
integrados de verdad e
74151, 74153, implementando
 Resistencias con min términos
varias de con compuertas
preferencia de lógicas básicas
330 ohmios podemos realizar
 Diodos Leeds un sumador
verdes y rojos u completo, como
otros. en la figura6
 Proto board.
 DIP Switch.

4.
PROCEDIMIEN
TO.

Realizar la
implementación de Figura Nº 6
un circuito sumador complet
combinacional de 4.1. PARTE Nº1
5
LABORATORIO DE ELECTRONICA DIGITAL
Fecha de realización de la práctica: 01/10/2018
Fecha de entrega del informe: 15/10/2018
Practica 1
Quito - Ecuador
caso la lógica de en las dos circuitos
combinación o de tanto utilizando el
encendido de los Mux de 8 a 1 y el
Leds como se ve Mux de 4 a 1.
en la figura Nº 9. Como se ve en las
figuras 9 y 10.
En la tabla1
Encontramos la
tabla de verdad
.
implementada en
el circuito en la Figura 10: Circuito
que tenemos 3 combinacional
entradas en la que implementado
el bit menos utilizando mux de
insinificativo es el 4 a 1.
carry de entrada y
En esta figura se
la max
ve como se
significativa es el
Figura 9: Circuito implementó un
bit de suma cuando
combinacional sumador de dos
A tiene valor 0, B
implementado números de 1 bit
tiene valor 1, y
utilizando mux de cada uno en la que
carry in tienen 1.
8 a 1. la salida de suma
es el Led amarillo
la salida suma En esta figura se y el Led azul es el
tiene 0 logico y la ve como se carry out , el
salida carry out implementó un circuito sigue la
tiene tiene 1 sumador de dos logica de la tabla
Figura 8: logico. Cuando A números de 1 bit 1.
Diagrama lógico tiene 1 logico y B cada uno en la que
implementado de tiene o lógico y la salida de suma
carry in tiene 0 6.
la parte segunda es el Led rojo y el
logico entonces la CONCLUSIONE
del ensayo Led verde es el
salida suma tiene 1 S
carry out , el
logico y carry out Al usar circuitos
5. ANÁLISIS Y circuito sigue la
tiene 0 logico, otra MSI que son un
RESULTADOS logica de la tabla
pueba es cuando A, arreglo de
1.
B, Carry in tiene 1 compuertas básicas
Una vez realizados se utilizó para la
logico entonces la
las conexiones se implementación de
salida de carry out
procede a tomar un circuito
y suma tienen cada
los resultados en diferente
una 1 logico, esto
cada una de estos utilizando su
se puede visualizar
circuitos en este
6
LABORATORIO DE ELECTRONICA DIGITAL
Fecha de realización de la práctica: 01/10/2018
Fecha de entrega del informe: 15/10/2018
Practica 1
Quito - Ecuador
diseño y mediante distribución de
la teoría de los pines del integrado
mapas de a utilizar para
Karnougn ya que polarizarlos
la lógica MSI es correctamente para
utilizar algo ya su mejor
echo en esta funcionamiento
práctica para un por ejemplo
sumador de dos conectando a VCC
números de 1 bit. y a GROUND los
pines adecuados
Implementando la
aplicación 8.
diferente de los REFERENCIAS
multiplexores en [1] Novillo Carlos
funciones lógicas M.” CAP 2:
pudimos diseñar Dispositivos
un sumador de 1 lógicos MSI”
bit, esto utilizando Sistemas Digitales,
dos multiplexores primera Edición.
diferentes, un Ecuador. pp 74-80.
MUX de 8 a 1 y de 2009
4 a 1.
[2] Ronald J. Tocci
Se aplicó lo
“CAP 9- Circuitos
aprendido en clase
Lógicos MSI”
respecto a la teoría
Sistemas Digitales
de multiplexores y
principios y
de circuitos MSI
aplicaciones,
como sumadores
Décima edición.
así como la
Editorial Pretice
reducción
hall. pp 500-510.
mediante mapas de
karnougn.

7.
RECOMENDACI
ONES

Al conocer que son

circuitos TTL
debemos saber la
7