DETECTOR DE CRUCE POR CERO
Alex Eduardo Núñez Núñez
Escuela Superior Politécnica de Chimborazo
nezalex.07@hotmail.com
Abstract- This paper presents a comparative study
of various zero crossing detector techniques. The
accuracy of measuring zero crossing for synchronizing
power system control and instrumentation requires a
diverse approach to minimize phase detection errors
from signals corrupted with noise and extraneous
signals. An approach to detect zero crossing with the
use of opto coupler is detailed describe in the paper.
The issues related to the previous approaches has been
discussed along with their pros and cons. The following
document consists of information about the Super
splicing technology, in the introduction they specify
their characteristics are based on the development.
Planares and in the end commercial MOSFETS of
Toshiba manufacturers are shown as their
characteristics and applications
Keywords- Zero Crossing Detector, Delay,
Semiconductor, Interpolation.
I. INTRODUCCIÓN
La detección de cruce por cero es el método más común
para medir la frecuencia o el período de una señal
periódica. Cuando se mide la frecuencia de una señal,
generalmente el número de ciclos de una señal de
referencia se mide durante uno o más períodos de tiempo
de la señal que se está midiendo. La medición de múltiples
períodos ayuda a reducir los errores causados por el ruido
de fase haciendo que las perturbaciones en los cruces por
cero sean pequeñas en relación con el período total de la
medición. El resultado neto es una medición precisa a
expensas de tasas de medición lentas. El cruce por cero es
el punto de elección para medir la fase y la frecuencia. La
referencia suele ser fácil de establecer y la amplitud de
cambio de la señal es máxima en la señal cero. La
activación sincronizada de fase requiere restricciones de
ubicación adicionales en la detección de cruce por cero.
II. MARCO TEÓRICO
TECNICAS DE MEDIDA DE CRUCE POR CERO
Si el período de medición, la frecuencia o la fase, las
fuentes de errores son las mismas. Al medir una señal con
fines de sincronización, se requieren mediciones de
frecuencia rápidas y precisas. [1] [2]. Este requisito
también se traduce en una distorsión de fase baja que
puede introducirse mediante el filtrado de frecuencia y los
retrasos de medición. El propósito de los circuitos y
técnicas de instrumentación que se analizan a continuación
es reducir los errores de frecuencia debidos a los cruces
por cero múltiples (más de dos por período) y reducir los
errores de fase por el cruce por cero avanzado o retardado.
Los métodos que requieren un procesamiento extenso
tienen retrasos de tiempo significativos desde que ocurren
los cambios en la frecuencia de entrada hasta que el
cambio se refleja en la salida. Por esta razón, los métodos
descritos en este documento excluyen los métodos
altamente computacionales, incluidos los algoritmos de
tipo DFT y Wavelet. Los métodos de discusión se limitan
aquí a hardware y técnicas combinadas de hardware y
software con bajo retardo de proceso. Aunque estos
métodos se pueden aplicar a cualquier frecuencia, la
discusión aquí se enfoca en las aplicaciones del sistema de
energía eléctrica.
A. Pre-detección de filtrado de paso bajo
El filtrado de paso bajo o el filtrado de paso de banda
ayuda a restringir el ancho de banda a las frecuencias
cercanas a la frecuencia de la señal que se está midiendo.
Esta técnica es adecuada para señales que se espera que
tengan pequeñas desviaciones sobre una frecuencia fija
nominal. También es adecuado para señales corrompidas
por armónicos u otras señales periódicas que son
suficientemente distinguibles de la señal de interés.
B. Procesamiento de señales
Se deben esperar múltiples salidas para un solo cruce por
cero en los diseños que requieren precisión y exactitud. El
procesamiento digital de la señal de salida presenta
ventajas significativas. Hay dos enfoques: basado en reglas
y filtrado digital. El diseño basado en reglas elimina los
eventos que no cumplen con los requisitos de tiempo
esperados. Este enfoque inhibe la detección de cruce por
cero durante un período específico después de un evento
de detección anterior. Este enfoque se basa en la
probabilidad estadística de que el próximo cruce por cero
esté cerca del siguiente semestre. El período de inhibición
debe restringirse para permitir variaciones naturales en la
señal de entrada. El filtrado digital tiene la capacidad de
discriminar eventos en función de la frecuencia de
ocurrencia, al igual que el filtrado pasivo, pero supera sus
desventajas al tener una alta precisión y previsibilidad. Tal
método es la implementación de software de un bucle de
bloqueo de fase (PLL) con control de avance descrito por
Walland Hess. [1]
El bucle de bloqueo de fase compensa la detección
avanzada o retardada del cruce por cero debido al ruido e
incluso, en cierto grado, a la que está causada por la
corrupción de la señal armónica o ajena. Existe un
compromiso entre el grado de rechazo y la velocidad de
adaptación a las nuevas condiciones de estado
estacionario. No hay error de fase debido a la naturaleza
del bucle bloqueado en fase. La dinámica de captura y
bloqueo puede cambiarse dinámicamente si el PLL se
implementa en el software. La implementación de un
algoritmo de avance aumenta la respuesta del filtro a los
cambios en la frecuencia de entrada.
C. Dispositivo semiconductor aislado óptico
simple
Uno de los enfoques más simples es usar un aislador óptico
con una salida lógica activada por Schmitt como el
TLP2200. [7] La hoja de datos del TLP2200 especifica que
la caída de tensión directa del LED es de 1.55 a 1.7vdc con
un coeficiente de temperatura negativo de mv / ºC. Esta
caída de voltaje constituye un cambio de fase que depende
del dispositivo, el nivel de la señal de entrada y la
temperatura. Deje que la señal de entrada se caracterice por
(1). La pendiente aproximada de la señal de entrada en el
cruce por cero se describe mediante (2). La ecuación (3)
proporciona la expresión que representa la aproximación
de primer orden del cambio de fase en función de voltios
alrededor del cruce por cero. Por lo tanto, para una señal
de entrada de 12 vac, α es igual a 3.38 grados / voltio.
Figura 1. Ecuaciones de dispositivo semiconductor aislado
D. Deteccion de cruce por cero por
interpolación
La implementación utilizada en este diseño identifica dos
puntos en la onda seno: el primero justo antes del cruce por
cero positivo y el segundo justo después del mismo cruce
por cero. Esta implementación utiliza dos optoaisladores
para compensar las variaciones en la sensibilidad de nivel
y los retardos de tiempo de conmutación. Los
optoaisladores con salidas activadas por Schmitt se
utilizan para proporcionar histéresis adicional.
E. Circuitos comparadores con histéresis fija
Es común usar un circuito similar al que se muestra en la
Fig. 2 para traducir los niveles de voltaje y proporcionar
inmunidad usando histéresis fija. Tenga en cuenta que este
circuito utiliza una sola fuente de alimentación. Los
fabricantes de circuitos integrados de comparadores
electrónicos especifican que el voltaje negativo máximo en
la entrada positiva o negativa es de 0,3 voltios. [3]
Figura 2. Circuito comparador
F. Comparador de frecuencia de filtrado de
salida
La salida del comparador está frecuentemente conectada a
algún otro dispositivo electrónico que es capaz de grabar
salidas binarias de alta frecuencia en V2.
Independientemente del filtro de frecuencia de entrada y la
cantidad de histéresis de voltaje, la probabilidad de que
haya varias salidas de comparador para un solo cruce por
cero permanece. Uno está tentado a eliminar estos eventos
de alta frecuencia utilizando un simple filtro pasivo o
incluso activo de paso bajo entre la salida del comparador
y la entrada al siguiente circuito de medición. Esto no se
recomienda debido al retraso impredecible adicional de los
componentes pasivos de baja precisión que dependen de la
temperatura. Los bucles de bloqueo de fase son la
excepción a esta precaución ya que el principio es
mantener la relación de fase.
III. CONCLUSIONES
La precisión de la medición del cruce por cero para
sincronizar el control del sistema de potencia y la
instrumentación requiere un enfoque diverso para
minimizar los errores de detección de fase de señales
corrompidas con ruido y señales extrañas.
REFERENCIAS
[1] Wall, R.W., and H.L. Hess. “Design of Microcontroller
Implementation of a Three Phase SCR Power Journal of
Circuits, Systems, and Computers, Vol. 6, No. 6, March 1997,
pp. 619-633.
[2] Hess, H.L., R.W. Wall, et al. “A Microcontroller-Based
Pulsed Width Modulated Voltage Source Inverter,” North
American Power Symposium, Bozeman, Montana, October 2,
1995.
[3] LM193, LM293, LM393 Dual Differential Comparator data
sheet, Texas Instruments