Вы находитесь на странице: 1из 16

DATA PENGAMATAN

DASAR-DASAR SIRKIT LOGIKA


HARI/TANGGAL :
PARAF ASISTEN :

Laboratorium Teknik Komputer 2019


Tabel 1 (Gerbang AND) Tabel 2 (Gerbang OR)

Vin 1 Vin 2 Output Vin 1 Vin 2 Output


Gnd Gnd Gnd Gnd
Gnd +5V Gnd +5V
+5V Gnd +5V Gnd
+5V +5V +5V +5V

Tabel 3 (Gerbang NOT)

Vin 1 Output
Gnd
+5V

Tabel 4 (Gerbang NAND)

Vin 1 Vin 2 Output


Gnd Gnd
Gnd +5V
+5V Gnd
+5V +5V

Tabel 5 (Gerbang NOR)

Vin 1 Vin 2 Output


Gnd Gnd
Gnd +5V
+5V Gnd
+5V +5V

DATA PENGAMATAN

GERBANG LOGIKA DASAR


HARI/TANGGAL :
PARAF ASISTEN :

Laboratorium Teknik Komputer 2019


GERBANG-GERBANG LOGIKA DIGITAL
Tabel A
Switch Led V (Volt) Kondisi Biner
Ke bawah Off
Ke atas On

Tabel B.1
Input Output
A B A.B A+B AB A B A.B A+B AB
0 0
0 1
1 0
1 1

Tabel B.2
Input Output
A B A.B+A.B AB AB AB
0 0
0 1
1 0
1 1

Tabel B.3
Input Output
A B A.B+A.B AB AB AB
0 0
0 1
1 0
1 1

Tabel C.1.a
Input Output
A A.0 A.1 A+A A. A
0
1

Tabel C.1.b
Input Output
A B C A . (B + C) A.B+A.C
0 0 0
0 0 1
0 1 0
0 1 1
Laboratorium Teknik Komputer 2019
1 0 0
1 0 1
1 1 0
1 1 1

Tabel C.2.a Tabel C.2.b


Input Output
Input Output
A B A+B A.B
A B A.B A+B
0 0
0 0
0 1
0 1
1 0
1 0
1 1
1 1

Tabel C.3.
Input Output
A B C D X Y Z
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1

DATA PENGAMATAN
TRANSISTOR-TRANSISTOR LOGIC
HARI/TANGGAL :
PARAF ASISTEN :

Laboratorium Teknik Komputer 2019


Tabel A (Open Collector)

S1 S2 Output
Off Off
Off On
On Off
On On

Tabel B (Tote Pole)

Vin 1 Vin 2 Output


Gnd Gnd
Gnd +5V
+5V Gnd
+5V +5V

Laboratorium Teknik Komputer 2019


DATA PENGAMATAN
DECODER, ENCODER, MULTIPLEXER, DAN DEMULTIPLEXER
HARI/TANGGAL :
PARAF ASISTEN :

Tabel 1.A
2 BIT BINARY DECODER
A B Y0 Y1 Y2 Y3
0 0
0 1
1 0
1 1
Tabel 2.a
Tabel 1.B
DECODER Strobe Input:…..
D2 D1 D0 OUT 0 OUT 1 OUT 2 OUT 3 OUT 4 OUT 5 OUT 6 OUT 7
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1

Tabel 2
ENCODER Strobe Output:….
IN 0 IN 1 IN 2 IN 3 IN 4 IN 5 IN 6 IN 7 D2 D1 D0
1 0 0 0 0 0 0 0
0 1 0 0 0 0 0 0
0 0 1 0 0 0 0 0
0 0 0 1 0 0 0 0
0 0 0 0 1 0 0 0
0 0 0 0 0 1 0 0
0 0 0 0 0 0 1 0
0 0 0 0 0 0 0 1

Laboratorium Teknik Komputer 2019


Tabel 3
4 LINE TO 1 LINE MULTIPLEXER
INPUT
OUTPUT
S1 S0
0 0
0 1
1 0
1 1

Tabel 4
MULTIPLEXER Strobe Input:….
INPUT OUTPUT
STROBE S2 S1 S0 Y
AKTIF 0 0 0
AKTIF 0 0 1
AKTIF 0 1 0
AKTIF 0 1 1
AKTIF 1 0 0
AKTIF 1 0 1
AKTIF 1 1 0
AKTIF 1 1 1

Tabel 5
1 LINE TO 4 LINE DEMULTIPLEXER
INPUT OUTPUT
S1 S0 Q3 Q2 Q1 Q0
0 0
0 1
1 0
1 1

Tabel 6
DEMULTIPLEXER
INPUT OUTPUT
STROBE S2 S1 S0 Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0
AKTIF 0 0 0
AKTIF 0 0 1
AKTIF 0 1 0
AKTIF 0 1 1
AKTIF 1 0 0
AKTIF 1 0 1
AKTIF 1 1 0
AKTIF 1 1 1

DATA PENGAMATAN
Laboratorium Teknik Komputer 2019
PULSA SINYAL DIGITAL

HARI/TANGGAL :
PARAF ASISTEN :

Tabel 1 (Saklar Ideal)

S1 Vout
Buka
Tutup

Tabel 2 (Efek Kapasitansi)


S 1 Tertutup S 2 Terbuka

V/Div : … V/Div : …
T/Div : … T/Div : …

Tabel 3 (Multivibrator)

V/Div : …
T/Div : …

Tabel 4 (Rangkaian Clock IC 555)

V/Div : …
T/Div : …

Laboratorium Teknik Komputer 2019


DATA PENGAMATAN

FLIP-FLOP
HARI/TANGGAL :
PARAF ASISTEN :

Tabel 1
CROSS NAND Timing Diagram T1
INPUT OUTPUT MODUS
S R Q Q OPERASI
S
0 1
1 1 R
1 0
Q
1 1
0 0 Q

Tabel 2
CROSS NOR
Timing Diagram T2
INPUT OUTPUT MODUS
R S Q Q OPERASI
0 1 S
1 1 R
1 0
1 1 Q
0 0 Q

Tabel 3
JK FLIP-FLOP Tabel 4
INPUT OUTPUT D FLIP-FLOP
MODUS
T J K Q Q INPUT OUTPUT
OPERASI
T D Q Q
 0 1
 1 1  0

 1 0  1

 1 1

Tabel 5
JK FLIP-FLOP
Laboratorium Teknik Komputer 2019
INPUT OUTPUT MODUS
T J K Q Q OPERASI



 Timing Diagram T3

J
Tabel 6
T FLIP-FLOP
K
INPUT OUTPUT MODUS
CLK T Q Q OPERASI Q

Q



Timing Diagram T4

Tabel 7 T
D FLIP-FLOP
INPUT OUTPUT MODUS Q
CLK D Q OPERASI
Q



 Timing Diagram T5

Laboratorium Teknik Komputer 2019


Bl 1.1TabelPENGAMATAN
DATA 1.1

FLIP-FLOP
HARI/TANGGAL :
PARAF ASISTEN :

Tabel 1.1
COMPARATOR 1 BIT
No. A B A<B A=B A>B
1
2
3
4

Tabel 1.2
COMPARATOR 4 BIT
INPUT OUPUT
No
A<B A=B A>B A3 A2 A1 A0 B3 B2 B1 B0 A<B A=B A>B
1 X X X 0 1 1 0 0 0 1 1
2 X X X 0 1 0 0 1 0 1 0
3 X X X 0 0 1 0 0 0 1 0
4 1 0 0 0 0 1 1 0 0 1 1
5 0 1 0 0 1 0 1 0 1 0 1
6 0 0 1 1 0 1 1 1 0 1 1
7
8
9
10

Tabel 2.1
1’S COMPLEMENT
DATA INPUT OUTPUT
No
A B C D A B C D
1
2
3
4
5
6
7
8
9
10

Laboratorium Teknik Komputer 2007


Tabel 2.2
2’S COMPLEMENT
DATA INPUT OUTPUT
No
A0 A1 A2 A3 B0 B1 B2 B3 SUM0 SUM1 SUM2 SUM3
1
2
3
4
5
6
7
8
9
10

Tabel 2.3
EXCESS-3 BCD
DATA INPUT OUTPUT
No
A B C D A B C D
1
2
3
4
5
6
7
8
9
10

Tabel 3.1
4 BIT FULL ADDER
DATA INPUT OUTPUT
No
A0 A1 A2 A3 B0 B1 B2 B3 SUM0 SUM1 SUM2 SUM3
1
2
3
4
5
6
7
8
9
10

Laboratorium Teknik Komputer 2007


Tabel 3.2
4 BIT FULL SUBTRACTOR

DATA INPUT OUTPUT


No
A0 A1 A2 A3 B0 B1 B2 B3 SUM0 SUM1 SUM2 SUM3
1
2
3
4
5
6
7
8
9
10

Laboratorium Teknik Komputer 2007


DATA PENGAMATAN

Laboratorium Teknik Komputer 2007


7
8
COUNTER, 9
DIVI 10
DER,
DAN
UNIV
ERSA
L
SHIF
T
REGI
STER Tabel 2
PENCACAH
HARI/TANGG SEREMPAK
AL : No. CLK Q0
PARAF 1
ASISTEN : 2
3
4
Tabel 1 5
PENCACAH 6
TAK 7
SEREMPAK 8
No. CLK Q0 9
1 10
2 11
3 12
4 13
5 14
6 15
7 16
8 17
9 18
10 19
11 20
12
13 Tabel 3
14 PENCACAH
15 MODULE 8
16 No CLK Q0
17 1
18 2
19 3
20 4
5
6

Laboratorium Teknik Komputer 2007


Tabel 4
FREKUENSI Q0 Q1 Q2 Q3
100 Hz Hz Hz Hz Hz

Tabel 5
FREKUENSI Q0 Q1 Q2 Q3
1000 Hz Hz Hz Hz Hz

Tabel 6
SHIFT REGISTER 3 BIT
No CLK Q0 Q1 Q2 Q3
1
2
3
4
5
6
7
8
9
10

Tabel 7
UNIVERSAL SHIFT REGISTER
INPUT OUTPUT
D0 – D7 CLK CLR M1 M0 SL SR Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7
01110110 X 0 X X X X
1 1 1 X X
1 0 1 X 1
1 0 1 X 0
1 1 0 1 X
1 1 0 0 X
1 0 0 X X

Ket : CLK = Clock


CLR = Clear
SL = Shift Left
SR = Shift Right

Laboratorium Teknik Komputer 2007

Вам также может понравиться