I. DEFINICIÓN DEL PROBLEMA.

Diseñar el sistema de control de lectura y escritura de una memoria RAM de 32

filas x 32 columnas, donde cada dato es de 4 bits. Para la primera entrega deberá
presentar una propuesta de diseño de tres circuitos combinables en Logisim:

1. Un decodificador que convierte una señal de 5 bits a un único dato (entre 0

y 31) para la selección de filas y columnas de una memoria RAM, y para el
control de lectura/ escritura de la misma.

El decodificador es un dispositivo que acepta una entrada digital

codificada en binario y activa una salida. Este dispositivo tiene varias
salidas, y se activará aquella que establezca el código aplicado a la
entrada.

Con un código de n bits se pueden encontrar 2n posibles combinaciones. Si

se tienen 3 bits (3 entradas) serán posibles 23 = 8 combinaciones. Una
combinación en particular activará sólo una salida. Por ejemplo: activar la
salida Q2 hay que poner en la entrada el equivalente al número 2 en binario
(102).
 Se obtiene una matriz con 32 celdas que hace referencia a los 5 bits,
teniendo en cuenta que en el sistema binario cada combinación tiene dos
posibilidades (0-1), obtenemos como resultado 25, la tabla 1 provee
información de esta operación.
TABLA I

25 24 23 22 21 20
32 16 8 4 2 1

Se obtiene la tabla de verdad de la memoria de 0 a 32, ver tabla 2

TABLA II
TABLA DE VERDAD
Para la implementación del decodificador podemos construirlo partiendo de
un decodificador 3x8 usamos cuatro de ellos, y uno de 2x4:
2. Un circuito de control con tres entradas y dos salidas

a. Entrada chip select (CS) funciona como la habilitación de la memoria

RAM.

a. Entrada write enable (WE) para activar la escritura en la memoria.

a. Entrada output enable (OE) para activar el envío de datos por el bus.

Cuando CS y WE están activados, la salida E (escritura) debe activarse. Si

WE está activado, la salida L (lectura) debe permanecer inactiva. Si CS y
OE están activados, la salida L (lectura) debe activarse.
CIRCUITO CON ENTRADAS EN CERO

CS y OE ACTIVAS HABILITAN LA SALIDA L (LECTURA)

CS y WE ACTIVAS HABILITAN LA SALIDA E (ESCRITURA)
MAPA DE KARNAUGH SALIDA (E) SUMA DE PRODUCTOS
MAPA DE KARNAUGH SALIDA (L) SUMA DE PRODUCTOS

TABLA DE VERDAD
3. Circuito conversor para un display de siete segmentos, que se utilizará para
visualizar posteriormente el dato disponible en la memoria RAM.
MAPA DE KARNAUGH SALIDA(F) SUMA DE PRODUCTOS
MAPA DE KARNAUGH SALIDA(B) SUMA DE PRODUCTOS
MAPA DE KARNAUGH SALIDA(C) SUMA DE PRODUCTOS
MAPA DE KARNAUGH SALIDA(D) SUMA DE PRODUCTOS
MAPA DE KARNAUGH SALIDA(E) SUMA DE PRODUCTOS
MAPA DE KARNAUGH SALIDA(F) SUMA DE PRODUCTOS
MAPA DE KARNAUGH SALIDA(G) SUMA DE PRODUCTOS
TABLA DE VERDAD