1.

OBJETIVO(S):
1.1 GENERAL

Diseñar e implementar sistemas controladores secuenciales

2.2.ESPECÍFICOS

 Diseñar un circuito que genere una señal de reloj con frecuencia variable
 Diseñar un circuito secuencial que permita generar en forma
ascendente/descendente los 8 primeros dígitos de la serie de Fibonacci, visualizar
las salidas en display de 7 segmentos.
 Simular e implementar el diseño con flip/flops tipo D y J/K.
 Establecer diferencias presentes entre los diseños.
 Seleccionar los dispositivos más relevantes para aplicar en el diseño.
 Emplear correctamente los catálogos de dispositivos electrónicos integrados.

2. METODOLOGÍA

Para la realización del circuito secuencial que se encargue de generar los primeros 8
dígitos de la serie de Fibonacci; para implementar el circuito se utilizaran diversas
compuertas lógicas como son la OR, AND e integrado flip/flop tipo D y tipo JK.

3. EQUIPOS Y MATERIALES:

 Protoboard
 Pinzas
 Cargador 5V

CANT. DETALLE P.UNITARIO VALOR

3 Circuito integrado 7474 (Flip-Flop tipo D) 0.60 1.60

3 Circuito integrado 7473 (Flip-Flop tipo JK) 0.60 1.80

1 Circuito integrado 7483 (SUM) 1.00 1.00

2 Circuito integrado 555 (TIMER) 1.00 2.00

3 Circuito integrado 7432 (OR TTL) 0.45 1.35

3 Circuito integrado 7408 (AND TTL) 0.45 1.35

1 Circuito integrado 7486 (OR_EXCLUSIVE TTL) 0.60 0.60

12 Resistencias 220 ohms 0.10 1.20

 2 Condensador de 220uF 0.20 0.40

2 Potenciometro 10k 0.75 1.50

2 Dip-switch 1.00 2.00

2 Display 7 segementos 0.75 1.50

1 Cable proto 1m 0.25 0.25

Costo de la Implementación. 20.05

4. MARCO TEÓRICO:

Descripción y Símbolo del flip flop tipo D

El flip-flop tipo D es un elemento de memoria que puede almacenar información en forma de

un “1″ o “0″ lógicos. Este flip-flop tiene una entrada D y dos salidas Q y Q. También tiene una
entrada de reloj, que en este caso, nos indica que es un FF disparado por el borde o flanco
descendente (ver el triángulo y la pequeña esfera en la entrada en los diagramas inferiores). Si
el flip flop se disparara por el borde ascendente sólo aparecería el triángulo (no hay la pequeña
esfera).

El flip-flop tipo D adicionalmente tiene dos entradas asincrónicas que permiten poner a la
salida Q del flip-flop, una salida deseada sin importar la entrada D y el estado del reloj. Estas
entradas son:

PRESET (poner) y

CLEAR (Borrar).

Es importante notar que estas son entradas activas en nivel bajo (ver la bolita o burbuja en la
entrada). Ser activo en nivel bajo significa que:
Para poner un “1″ en la salida Q se debe poner un “0″ en la entrada PRESET

Para poner un “0″ en la salida Q se debe poner un “0″ en la entrada CLEAR

Modos de disparo del Flip Flop tipo D

Dependiendo del tipo de entrada de reloj se producirá un cambio diferente en la salida. En los
diagramas siguientes se muestran los diferentes tipos de entradas de reloj del flip flop tipo D.

- En el caso del gráfico inferior habrá un cambio en el estado del flip-flop tipo D (ver la salida Q)
cuando en la entrada de reloj se detecte un nivel positivo. Cuando en nivel del reloj es alto se
lee la entrada del – (D) y se pone en la saluda Q el mismo dato.

- En este caso habrá un cambio en el estado del flip-flop tipo D cuando en la entrada de reloj se
detecte un nivel negativo. Ver la pequeña bolita o burbuja. Cuando en nivel del reloj es alto se
lee la entrada del flip-flop (D) y se pone en la saluda Q el mismo dato.

- En este caso habrá un cambio en el estado del flip-flop tipo D cuando en la entrada de reloj se
detecte un nivel negativo. Ver la pequeña bolita o burbuja. Cuando en nivel del reloj es alto se
lee la entrada del flip-flop (D) y se pone en la saluda Q el mismo dato.

- En este caso habrá un cambio en el estado del flip-flop tipo D cuando en la entrada de reloj se
detecte el momento en que el nivel pase de bajo a alto (flanco ascendente o anterior). Ver el
pequeño triángulo. Cuando en nivel del reloj cambia de bajo a alto se lee la entrada del flip-
flop (D) y se pone en la saluda Q el mismo dato

- En este caso habrá un cambio en el estado del flip-flop tipo D cuando en la entrada de reloj se
detecte el momento en que el nivel pase de alto a bajo (flanco descendente o posterior). Ver el
pequeño triángulo y bolita o burbuja. Cuando en nivel del reloj cambia de alto a bajo se lee la
entrada del flip-flop (D) y se pone en la saluda Q el mismo dato
Tabla de verdad del flip-flop tipo D

Diagrama temporal del flip-flop tipo D

Flip Flop JK
Existen dos entradas adicionales en el biestable o flip flop JK muy importantes:
 La entrada PRESET (poner), que sirve para poner directamente en el biestable un “1” en la
salida Q
 La entrada CLEAR (borrar), que sirve para poner en “0” en la salida Q.
Estas entradas son asincrónicas, lo que significa que tendrán efecto sin importar el estado del
reloj y/o las entradas J y K. Es importante no activar simultáneamente estas dos entradas.
Importante: Los biestable pueden “TENER o NO TENER” una pequeña burbuja (esfera, bolita)
en las entradas PRESET o CLEAR.

 Cuando NO la tienen significa que la señal es activa cuando está en nivel ALTO.
 Cuando SI la tienen significa que la señal es activa cuando está en nivel BAJO.
El diagrama completo del biestable JK será como se muestra en el diagrama anterior.
Tabla de verdad del Flip Flop JK

5. PROCEDIMIENTO:
5.1 Análisis

Flip-Flop tipo D

Flip_Flop tipo JK

5.2 Implementación
CONCLUSIONES Y RECOMENDACIONES:

 Para implementacion del actual circuito es necesario saber el funcionamiento de cada

uno de los flip flops en el caso actual seria de los tipo D y JK
 En la implementacion del reloj es muy importante armar de manera correcta el
circuito del pulso
 Tener cuidado con el manejo del los flip-flop tipo JK entendiendo sus diferencias con el
tipo D que tiene mucha mas facilidad en su manejo.

6. BIBLIOGRAFÍA:
http://portales.puj.edu.co/objetosdeaprendizaje/Online/OA06/paginas/capitulos/Cap2.htm

http://emp.usb.ve/mrivas/tema_6a.pdf

ANEXOS

IMPLEMENTACION CON FLIP/FLOP TIPO D

IMPLEMENTACION CON FLIP/FLOP TIPO JK