“AÑO DE LA LUCHA CONTRA LA CORRUPCIÓN Y LA IMPUNIDAD”

UNIVERSIDAD NACIONAL TORIBIO RODRÍGUEZ DE

MENDOZA DE AMAZONAS

FACULTAD DE INGENIERÍA DE SISTEMAS Y MECÁNICA ELÉCTRICA

ESCUELA PROFESIONAL DE INGENIERÍA DE SISTEMAS

ARQUITECTURA HARVARD
CURSO: ARQUITECTURA DE COMPUTADORAS
CICLO: VI - SEMESTRE ACADÉMICO: 2019-I
INTEGRANTES:
ZAMORA CERCADO, Cristopher Andreé Código: 7284507662
VALLEJOS CHUQUIZUTA, Jairo Código: 7461628962
DELGADO HEREDIA, Yuliza Código: 7585989662
DELGADO REYNA, Orlando Código: 7271983841
DÍAZ CUNIA, Julio Cesar Código: 7402241452
DOCENTE
Ing. ESPINOZA CANAZA FERNAN

CHACHAPOYAS
2019
Contenido
Arquitectura Harvard ................................................................................. 3
Objetivos .................................................................................................... 3
Fundamentación Teórica ............................................................................ 3
Marco Teórico ......................................................................................... 4
Funcionamiento ...................................................................................... 6
Diferencias .............................................................................................. 7
Características ......................................................................................... 7
Ventajas .................................................................................................. 8
Aplicaciones ............................................................................................... 8
Conclusión.................................................................................................. 9
Bibliografía ............................................................................................... 10
 Arquitectura Harvard

Objetivos
1. Para que sirve y que es la Arquitectura Harvard.
2. Que componentes constituyen la Arquitectura Harvard.
3. Funcionamiento de la Arquitectura Harvard.
4. Diferencias entre la Arquitectura Harvard y Von Newman.
5. Aplicaciones de la Arquitectura Harvard.

Fundamentación Teórica
El término Arquitectura Harvard originalmente se refería a las arquitecturas de
computadoras que utilizaban dispositivos de almacenamiento físicamente separados para
las instrucciones y para los datos.

Este término proviene de la computadora Harvard Mark I basada en relés; un relé es un

dispositivo electromagnético que funciona como interruptor, a través de una bobina y
electroimán accionan contactos para abrir o cerrar circuitos independientes. (Wikipedia,
Wikipedia, 2019)

Estos relés almacenan instrucciones en cintas perforadas de 24 bits de ancho y los datos
en interruptores electromagnéticos. Las cintas son un método de almacenamiento de datos
que consiste en una larga tira de papel en la cual se realizan agujeros para almacenar los
datos. (Wikipedia, Wikipedia, 2019)
Marco Teórico
La arquitectura Harvard ofrece una solución particular a este problema. Las instrucciones
y los datos se almacenan en cachés separadas para mejorar el rendimiento. Por otro lado,
tiene el inconveniente de tener que dividir la cantidad de caché entre los dos, por lo que
funciona mejor sólo cuando la frecuencia de lectura de instrucciones y de datos es
aproximadamente la misma. Esta arquitectura suele utilizarse en DSP, o procesador de
señal digital, usados habitualmente en productos para procesamiento de audio y video.
Componentes:
 Unidad central de procesamiento (CPU)
Es un hardware dentro de un ordenador u otros dispositivos programables, que
interpreta las instrucciones de un programa informático mediante la realización
de operaciones básicas aritméticas, lógica y de entrada y salida del sistema.

 Memoria de Datos
La memoria es el dispositivo que retiene, memoriza o almacena datos
informáticos durante algún periodo de tiempo; la función de almacenamiento de
información y conocimiento.
 Memoria de instrucciones
Es una especificación que detalla las instrucciones que una unidad central de
procesamiento puede entender y ejecutar.

 Unidad Aritmética Lógica

También conocida como ALU (arithmetic logic unit), es un circuito digital que
calcula operaciones aritméticas y operaciones lógicas, entre valores uno o dos, se
encuentran dentro de los microprocesadores.
 Grafica de la arquitectura Harvard

En los últimos años la velocidad de las CPU ha aumentado mucho en comparación a la

de las memorias con las que trabaja, así que se debe poner mucha atención en reducir el
número de veces que se accede a ella para mantener el rendimiento. Si, por ejemplo, cada
instrucción ejecutada en la CPU requiere un acceso a la memoria, no se gana nada
incrementando la velocidad de la CPU - este problema es conocido como 'limitación de
memoria'.
Se puede fabricar memoria mucho más rápida, pero a costa de un precio muy alto. La
solución, por tanto, es proporcionar una pequeña cantidad de memoria muy rápida
conocida con el nombre de caché. Mientras los datos que necesita el procesador estén en
la caché, el rendimiento será mucho mayor que si la caché tiene que obtener primero los
datos de la memoria principal. La optimización de la caché es un tema muy importante
de cara al diseño de computadoras.

Funcionamiento
Esta arquitectura de computadoras utiliza pistas de almacenamiento y de señal
físicamente separadas para las instrucciones y los datos. Las maquinas tenían
almacenamiento de datos totalmente contenido dentro de la unidad central de proceso y
no proporcionaban acceso al almacenamiento de instrucciones como datos, los programas
necesitaban ser cargados por un operador el procesador no podía arrancar por sí mismo.
El PIC16FXXX cuenta con un bus de datos de 14-bits para acceder a la memoria de
programas y un bus independiente de 8-bits para acceder a la memoria de datos esto
mejora el ancho de banda. (EcuRed, s.f.)
Este modelo utiliza microcontroladores PIC, la cual tiene la unidad central de proceso
(CPU) conectada a dos memorias una de instrucciones y otra de datos por medio de buses
diferentes. Una de las memorias solo contiene las instrucciones del programa (Memoria
de Programa), la otra solamente los datos (Memoria de Datos).
Ambos buses son independientes lo que permite al CPU acceder de forma independiente
y simultanea a la memoria de instrucciones y datos, los buses independientes tienen
distintos contenidos en la misma dirección y diferentes longitudes de datos e
instrucciones. Además, al ser los buses independientes el CPU puede acceder a los datos
para completar la ejecución de la instrucción y al mismo tiempo leer la siguiente
instrucción a ejecutar. (Camacho, 2012)

Arquitectura con memoria de programa y de datos separadas y solo accesible a través de

buses distintos.

Diferencias
Arquitectura Von Newman
 Hacen que las máquinas compartan señales y memoria para código y datos.
 La CPU puede estar bien leyendo una instrucción o leyendo/escribiendo datos
desde/desde hacia la memoria, pero ambos procesos no pueden ocurrir al
mismo tiempo.
Arquitectura Harvard
 Tiene señales y almacenamiento físicamente separados por el código y la
memoria de datos
 La CPU puede leer una instrucción como realizar un acceso a la memoria de
datos al mismo tiempo incluso sin una memoria cache.

Características
 La memoria de programa y la memoria de datos constituyen dos espacios de
Memoria separados.
 El acceso a cada espacio de memoria puede llegar a ser mediante buses distintos,
es decir, puede haber dos buses de direcciones, un bus de datos y un bus de
instrucciones).
 Lo más habitual es que exista un único bus de direcciones, en cuyo caso debe
existir alguna señal de control que permita diferenciar a que espacio de memoria
se hace referencia (por ejemplo, señales de READ, WRITE y FETCH).
 Es la arquitectura propia de un buen número de microcontroladores (por ejemplo,
PIC).
Ventajas
Esta arquitectura nos permite:
 El tamaño de instrucciones no está relacionado con la de los datos optimizando
las instrucciones que ocupan una sola posición de memoria de programa, teniendo
mayor velocidad y menor longitud de programa.
 El tiempo de acceso a las instrucciones puede superponerse a la de los datos, con
ello se tiene mayor velocidad en cada operación realizada.

Aplicaciones
 El tamaño de las instrucciones no está relacionado con el de los datos, y por lo
tanto puede ser optimizado para que cualquier instrucción ocupe una sola posición
de memoria de programa, logrando así mayor velocidad y menor longitud de
programa.

 El tiempo de acceso a las instrucciones puede superponerse con el de los datos,

logrando una mayor velocidad en cada operación.

 Acceso simultáneo a más de una memoria del sistema se ha reducido por

procesadores Harvard modificados utilizando sistemas de caché de CPU
modernos. Las máquinas de arquitectura Harvard relativamente puras utilizan
principalmente en aplicaciones cuyas compensaciones, como los costes y el
ahorro de energía de cachés derivadas de la omisión de caché, superan a las
sanciones de programación desde ofreciendo distintos espacios de código hasta
espacios de dirección de datos.

 Hoy en día la mayoría de los procesadores implementan dichas vías de señales

separadas por motivos de rendimiento, pero en realidad implementan una
arquitectura Harvard modificada, para que puedan soportar tareas tales como la
carga de un programa desde una unidad de disco como datos para su posterior
ejecución.

 Existen algunos derivados de la arquitectura Harvard, las cuales tiene múltiples

buses de datos para acceso a datos, tales arquitecturas son aplicadas para
aplicaciones intensivas de datos (como procesos de señales digitales), las cuales
requieren múltiples operadores de datos para la ejecución de cada instrucción.
Conclusión
1. La Arquitectura Harvard al trabajar por separado las memorias tanto de
instrucciones como de datos permite que la velocidad de proceso y respuesta
sea más rápida, ya que los diferentes buses pueden trabajar en simultaneo se
procesan instrucciones y datos con mayor rapidez gracias al ancho de banda.

2. Gracias a los componentes que constituyen esta arquitectura se pueden realizar

diferente operaciones lógicas y aritméticas y mejorar el audio y video ya que
los componentes son digitales. Mejorando las aplicaciones de esta arquitectura
con un mayor procesamiento de datos 64 bits.
Bibliografía

 Camacho, R. (9 de Abril de 2012). Computo Integrado. Obtenido de Arquitectura

harvard: http://rcmcomputointegrado.blogspot.com/2012/04/arquitectura-von-
neumann.html

 EcuRed. (s.f.). EcuRed. Obtenido de Arquitectura Harvard:

https://www.ecured.cu/Arquitectura_Harvard_(computaci%C3%B3n)

 Wikipedia. (2 de Marzo de 2019). Wikipedia. Obtenido de Wikipedia:

https://es.wikipedia.org/wiki/Rel%C3%A9

 Wikipedia. (19 de Febrero de 2019). Wikipedia. Obtenido de Wikipedia:

https://es.wikipedia.org/wiki/Cinta_perforada