Extended Summary 本文は pp.

1–9

A Multilevel PWM Strategy

suitable for High-Voltage Motor Direct Drive Systems
in Consideration of the Adverse Effect of a Deadtime
Yugo Tadano Member (Meidensha Corporation, tadano-y@mb.meidensha.co.jp)
Shota Urushibata Member (Meidensha Corporation, urushibata-s@mb.meidensha.co.jp)
Kazuya Ogura Member (Meidensha Corporation, ogura-ka@mb.meidensha.co.jp)
Akira Shigaki Non-member (Meidensha Corporation, shigaki-a@mb.meidensha.co.jp)
Masakatsu Nomura Member (Meidensha Corporation, nomura-m@mb.meidensha.co.jp)

Keywords: multicarrier PWM, high-voltage direct drive inverter, cascaded multilevel inverter, deadtime, phase shift
Recently, high-voltage motor direct drive systems have been put Fig. 2 shows the experimental result of a certain conventional
to practical use, and various multilevel PWM strategies have also method which leaves deadtime out of con- sideration. The level-skip
been proposed. This paper describes a multilevel PWM strategy is produced in parts of level transitions. On the other hand, Fig. 3
(our group calls “Carrier Phase Selection (CPS) Method”) that shows that CPS method taking deadtime into consideration causes
has the lowest line voltage harmonic distortion in order to prevent no level-skip. Consequently, this method could improve so that the
the degradation of high-voltage motor winding insulations. This adverse effect of insulated degradation may be reduced as much as
method takes the adverse effect of a deadtime into consideration, possible. It is effective especially when applying to high-voltage
specifically selects the shift direction and determines phase differ- direct drive systems which feed AC motors with high voltage.
ence of carrier waves in accordance with the CPS-definition (which
is not influenced of a deadtime) when the voltage command makes
transition to different level regions in each phase. Therefore, a
favorable output waveform without instantaneous voltage serge is
achieved even if the line voltage level changes. Moreover, the
switching transitions across all switching devices are well-balanced,
so the utilization of inverter unit cells is equalized. It is important
factor when designing the entire system.
Fig. 1 shows simulated waveforms of CPS method. It turns out
that the utilization of single-phase inverter outputs is equalized and
well-balanced switching. Additionally, CPS method gives rise to the
lowest harmonic distortion for the line voltage waveform theoreti- Fig. 2. Experimental result of a conventional method
cally; in fact, output level always changes stepwise without causing (out of consideration of deadtime)
level-skip.

Fig. 3. Experimental result of CPS method

(in consideration of deadtime)

Fig. 1. Simulated waveforms of CPS method

–1–
 論 文

デッドタイムの影響を考慮した
高圧電動機直接駆動用多重 PWM 制御法
正 員 只野 裕吾∗ 正 員 漆畑 正太∗
正 員 小倉 和也∗∗ 非会員 紫垣 顕∗∗∗
正 員 野村 昌克∗

A Multilevel PWM Strategy suitable for High-Voltage Motor Direct Drive Systems
in Consideration of the Adverse Effect of a Deadtime
Yugo Tadano∗ , Member, Shota Urushibata∗ , Member, Kazuya Ogura∗∗ , Member,
Akira Shigaki∗∗∗ , Non-member, Masakatsu Nomura∗ , Member

Recently, high-voltage motor direct drive systems have been put to practical use, and various multilevel PWM
strategies have also been proposed. This paper describes a multilevel PWM strategy (our group calls “Carrier Phase
Selection Method (CPS)”) that has the lowest line voltage harmonic distortion in order to prevent the degradation of
high-voltage motor winding insulations. This method takes the adverse effect of a deadtime into consideration, and it
controls the shift direction of a carrier phase. Therefore, a favorable output waveform without instantaneous voltage
serge is achieved even if the line voltage level changes. Moreover, the switching transitions across all switching devices
are well-balanced, so the utilization of inverter unit cells is equalized. It is important factor when designing the entire
system.
From simulation and experimental results, it is shown that this CPS method is particularly effective to high-voltage
motor direct drive systems.

キーワード：多重 PWM 制御，高圧ダイレクトインバータ，マルチレベルインバータ，デッドタイム，位相シフト

Keywords: multicarrier PWM, high-voltage direct drive inverter, cascaded multilevel inverter, deadtime, phase shift

スペース化に大きく貢献している (1)∼(6) 。
1. まえがき
多重 PWM 制御方式についても種々の方式があり，線間
大型のポンプ施設やファン等の高圧電動機を駆動する用 電圧出力の歪みを最小限に低減しつつ，ユニット利用率も
途において，従来は低圧用インバータを用いて電動機制御 均一化した手法がすでに提案されている (14) (15) 。しかしなが
を行い，その出力側で昇圧トランスを介して高電圧に変換 ら，これらの手法では，
していた。そのため，装置全体の大型化と損失増加の欠点 （ 1 ） デッドタイムの影響が明確に考慮されていない
があり，近年の一層高まる省エネルギー要求を満足するに （ 2 ） レベル変化時におけるレベルの異なるパルスの発
至らなかった。このような背景から，現在は多重インバー 生間隔に関して考慮されていない
タを用いた高圧インバータシステムが実用化されているが， （ 3 ） 電圧指令パターン生成にデータテーブルが必要 (15)
その中でも，直列多重化したインバータユニットでマルチ 等の課題がある。特に，（ 1 ）のデッドタイムの影響で発生
レベルインバータを構成し，昇圧トランスや出力フィルタ するレベル 2 段分のサージと，（ 2 ）の連続的なパルスレベ
を介さずとも高電圧パルスで直接電動機を駆動できる高圧 ルの変化は，電動機巻線の絶縁劣化に悪影響を及ぼす「パ
ダイレクトインバータが広く適用され，省エネルギー・省 ルスの変化幅」や「dV/dt」を増加させ (16) ，既設電動機への

∗（株）明電舎
経年的な影響や信頼性向上の観点から完全に抑制すること
研究開発センター総合研究所
〒 141-8565 東京都品川区大崎 2-1-17 が望ましい。
Central Research Laboratory, R&D Center, そこで筆者らは，上述した問題を解決するために，線間電
MEIDENSHA CORPORATION 圧レベルが切り替わる瞬間の挙動に着目し，新しいプロセ
1-17, Ohsaki 2-Chome, Shinagawa-Ku, Tokyo 141-8565
∗∗（株）明電舎 装置事業部技術開発部 スによる PWM 手法を開発した。本論文の提案方式では，
∗∗∗（株）明電舎 装置事業部システム装置工場 （ 1 ） デッドタイムの影響によるサージの完全な抑制

電学論 D，126 巻 1 号，2006 年 1

 図 2 レベル領域の定義と電圧指令（3 段直列）
Fig. 2. Definition of “Level-Region” (7-level inverter).
図 1 高圧ダイレクトインバータ主回路構成
Fig. 1. Configuration of a High-Voltage Cascaded Mul-
tilevel Inverter.

（ 2 ） レベル変化時の連続的なパルスの間隔の改善
（ 3 ） データテーブル等を用いない簡単なロジック構成
を実現している。また，定常的な電圧指令変化のみでなく，
電流制御等を行った際の過渡的な変化についても，キャリ
アの傾き以下の電圧指令変化率であればサージを発生する
ことなく追従できることを述べ，シミュレーションと実験
結果から，本方式が高圧ダイレクトインバータ制御法とし
て有効な一手段であることを示す。

2. 主回路構成

図 1 に主回路構成を示す。入力では多相巻線変圧器を介
して電源側高調波を抑制しており，その 2 次側を単相 PWM
図 3 PD 方式のシミュレーション波形
インバータユニットにそれぞれ接続する。単相インバータ
Fig. 3. Simulated waveform of PD-method.
では 1.7 kV 耐圧の IGBT を用い，3,300 V 受電の場合はユ
ニットを各相で 3 段直列とし，6,600 V では 6 段直列とし
て 3 相を Y 結線する。直列多重化方式として一般的に広く おり，単相インバータ 1 ユニットの直流リンク電圧 Vdc の
用いられている回路構成 (7) で，段数は任意であるが，本論 幅となる。3 段直列 7 レベルならば，図 2 に示すように各
文では 3 段直列 7 レベルを基本として，制御手法について 相で 7 つの境界レベルと 6 つのレベル領域が存在する。ま
述べる。 た，各相電圧指令は，電圧利用率改善のため 3 次高調波加
算したものを用いる。
3. 多重 PWM 制御方式
〈3・2〉 Phase Disposition（PD 方式）(8)∼(10) (12) (15) PD 方
多重 PWM 制御方式には，APOD（Alternative Phase Op- 式は，図 3 で示すようにレベル領域毎に同位相のキャリア
position Disposition）
，POD
（Phase Opposition Disposition）
， を配置し，電圧指令との比較を行う。3 段直列の場合は 6 つ
Discontinuous PD（Discontinuous Phase Disposition）等の のキャリアを配置する。図 3 は，PD 方式のシミュレーショ
PD（Phase Disposition）方式 (8)∼(10) と呼ばれるものと，PS ン波形（キャリア周波数 2 [kHz]，電圧指令 50 [Hz]，デッド
（Phase Shifted）方式 (9)∼(11) と呼ばれるものの 2 つに大きく タイムなしの理想条件）であるが，この方式は線間電圧歪
分類される。また，両者の欠点を補完するために，主回路構 みを最も低減できる手法としてよく知られており，相電圧，
成や制御を Hybrid 型としたもの (9) (12) (13) ，キャリア配置を加 線間電圧ともにパルスの電圧変化幅は常に直流電圧 Vdc，
(14)
工したもの ，VCD（Voltage Command Distribution）方 つまり 1 レベル領域の幅となる。しかしながら，各段の単
(15)
式 のように電圧指令を配分したものなど，PD/PS 両方式 相インバータのスイッチング動作は電圧指令の大きさに依
から派生したいくつかの改善手法が提案されている。ここ 存しているため，ユニット間でスイッチング回数が異なる。
では，提案方式との比較のため，基本となる PD 方式と PS デバイス寿命や損失のバランスが取れないことは，システ
方式について説明する。 ム全体を設計する上で憂慮され，インバータユニット利用
〈3・1〉 レベル領域と電圧指令 各方式を説明する前 率均一化の観点からは好ましくない。
に，図 2 で示すような「レベル領域」を定義する。レベル 〈3・3〉 Phase Shifted Carrier（PS 方式）(9)∼(12) (15) PS
領域とは，境界となるレベルで区切られた範囲を意味して 方式は，図 4 で示すように PD 方式と異なり，レベル領域

2 IEEJ Trans. IA, Vol.126, No.1, 2006


図 4 PS 方式のシミュレーション波形
Fig. 4. Simulated waveform of PS-method.
(a) PD-method
図 5 パルス位相の型の変化
Fig. 5. “Pulse-type” changes after level-region transition.
毎にキャリア配置するのではなく全領域共通とし，すべて
のキャリア位相をシフトした状態で電圧指令との比較を行
う。「360◦ /キャリア数」で決定される位相差であると歪み
が最も低減される。3 段直列の場合は，6 つのキャリアを
60◦ 位相差で等間隔に配置すればよい。図 4 は，PS 方式の
シミュレーション波形（キャリア周波数 333 [Hz]，電圧指
令 50 [Hz]，デッドタイムなし理想条件）であるが，各段の
単相インバータは順にスイッチングしており，インバータ
利用率の均一化が図れる。しかしながら，線間電圧波形は
各所で直流電圧 Vdc の 2 倍の変化幅となり，レベルを飛び
越えるモードが発生する。電動機巻線の絶縁劣化による故
障は，パルスの立ち上がり／立ち下がり時間と変化幅，お
よびパルスの繰り返し周波数等に依存しており (16) ，dV/dt
の大きなパルスはできる限り回避することが望ましい。特
に高圧電動機を直接駆動する場合は，PS 方式の線間電圧で
発生するようなレベル 2 段分の変化（以後「2 段変化」と
呼ぶ）は，絶縁劣化に対する影響が大きく欠点となる。
〈3・4〉 2 段変化の発生メカニズムと防止条件
両方式について，任意の 2 つのレベル領域間のキャリアと
電圧指令，および相電圧出力の例である。図のように，仮
にレベル領域 x のキャリア上頂点ごとに基準線を引いたと
して，基準線間隔で相電圧パルスの位相がどのような型で
電学論 D，126 巻 1 号，2006 年
高圧ダイレクトインバータの制御法
図 6 相電圧と線間電圧の関係
Fig. 6. Relations between Phase & Line voltage.
あるか（基準線中央が凸型か凹型か）を定義する (15) 。PD 方
式（図 5(a)）の場合はキャリアが全レベル領域で同位相の
ため，基準線内における「パルス位相の型」は電圧指令が
存在するレベル領域に関わらず常に凸型となっている。一
方，PS 方式（図 5(b)）の場合，領域 x では基準線内で V 字
キャリアなので凸型となるが，電圧指令が領域 y に移行し
た後は逆 V 字キャリアと比較することになり，凹型に変化
する。つまり，電圧指令の領域変化に応じて相電圧パルス
が交互に凹凸を繰り返すことになる。
以上を踏まえ，図 6 に相電圧パルスの型と線間電圧の関
(b) PS-method 係の例として，U 相電圧と V 相電圧および U 相− V 相で
形成される UV 線間電圧を示す。図中 (a)，(b) のようにパ
ルス位相が同じ凸型の場合は線間電圧が 1 段変化となるが，
(c) のように凸型と凹型の組み合わせで，凸中央の幅と凹中
央の幅が一致している状態では，線間電圧で 2 段変化を生
じる。また，(d) のように凹凸の幅が完全一致しなくとも
似通った幅であれば連続的なパルス変化となり，疑似的な
2 段変化（以後，
「疑似 2 段変化」と呼ぶ）を生じる。しが
たって，パルス位相の型は線間電圧を形成する 2 相間で常
に一致するようにしなければならない。PS 方式では，レベ
ル領域移行時に型が毎回入れ替わるが，相手の相電圧の型
も同期して常に一致するとは限らないため，2 段変化を発
生する。
次に，図 6(e) の条件を見ると，相電圧は同じ凸型である
ため，本来ならば 2 段変化を発生しないモードである。し
かし，凸部の幅の大小関係が 2 相間で切り替わるときに線
間電圧のパルス連続立ち上がり／立ち下がり間隔が狭くな
る場合がある。図 6(e) の例では「U 相凸幅」<「V 相凸幅」
から「U 相凸幅」>「V 相凸幅」に大小関係が切り替わる時
を示しているが，凸幅が最大近傍となる（境界レベル下側
近傍でキャリアと電圧指令が交差する）場合を含んで入れ
替わっているため，線間電圧で疑似 2 段変化に近い状態を
図 5 は， 生じている。疑似 2 段変化となる連続パルス最小間隔と絶
縁劣化の関係について明確な定義を決定することは難しい
が，本論文では 10 µs 程度の最小間隔を維持することで疑
似 2 段変化防止条件を満たしているとする。
また，図 6(f)，(g)，(h) は基本的にすべて凸型とし，基
3
準線内の任意の場所でレベル領域移行による相電圧レベル
変化を伴う過渡状態の例である。(f) は，U 相電圧が凸の中
央より左側で立ち上がり変化を起こした場合である。線間
電圧を見ると，このモードでは 2 段変化を生じないことが
わかる。一方，(g) は U 相電圧が凸の中央より右側で立ち
上がり変化を起こした場合であるが，V 相電圧の立ち下が
りタイミングと一致すると線間電圧で 2 段変化を生じてい
図7 CPS 方式の仮想キャリア群配置例
る。(h) は凸の中央より左側の立ち下がりが問題になること
Fig. 7. A case of carrier allocation in CPS method.
を示している。すなわち，2 相間でパルスの立ち上がりと
立ち下がりタイミングが同時，もしくは近接する可能性自
体をなくすことが 2 段変化を完全に防止する条件となる。
なお，電圧指令自体が 2 段変化以上の変化率を持つ場合
は線間電圧も 2 段変化以上となることを付け加え，定常的
な「2 段変化防止条件」としてまとめると，以下のように
定義できる。
（ 1 ） 相電圧パルス位相の型の一致
（ 2 ） 凸幅最大近傍（境界レベル下側近傍でのキャリア
と電圧指令の交差）の禁止
（ 3 ） 相電圧パルスの凸中央より左側での立ち下がりお
よび右側での立ち上がりの禁止
（ 4 ） キャリアの傾き以上の変化率となる電圧指令入力
の禁止
図 8 CPS 方式のキャリア位相選択例
4. 搬送波位相選択方式 Fig. 8. A case of carrier phase selection process.

〈4・1〉 概 要 本節では，提案する搬送波位相選択
方式（Carrier Phase Selection Method：以下，CPS 方式と
呼ぶ）の基本的な考え方について説明する。
まず，図 4 で示した PS 方式のキャリア群（以後，
「原キャ
リア群」と呼ぶ）を用意する。それと同時に原キャリア群
◦ への集中を回避できる。したがって，CPS 方式は PD 方式
に対して基準線間隔の半分の位相（3 段直列の場合は 30 ）
◦
「30 シフトキャリア群」
をシフトしたキャリア群（以後，
と呼ぶ）も予め生成しておく。3 段直列の場合，計 12 本の
キャリアを用意することになるが，電圧指令比較対象キャ
リアとして用いるのは常に 6 本であり，電圧指令値が奇数
レベル領域に存在するときは原キャリア群，偶数レベル領
域では 30◦ シフトキャリア群を使用するように切り替える。
図 7 は CPS 方式における切り替え済みのキャリア群配置
を各レベル領域で表現したもの（以後，各段で見たキャリ
アを「仮想キャリア」と呼ぶ）で，図 8 は電圧指令値に応
じて変化する比較対象キャリアの様子を全段で示したもの
であるが，表現方法が異なるだけでどちらも意味は同じで
ある。図 8 のとおり，実際に使用する比較対象キャリアは，
レベル領域変化時に位相が切り替わる連続した波形となる
ので注意されたい。また，図中の carrier11 とは，図 1 にお
ける単相インバータ 1 段目のスイッチ Sw1 で使用する比較
対象キャリアを意味しており，各相共通である。carrier14
は 1 段目の Sw4，carrier21 は 2 段目の Sw1，…といった
形でレグ数分 6 本を用意する。Sw2，Sw3 のゲート信号は
Sw1，Sw4 の反転値を用いるので，キャリアは不要となる。
図 7 から分かるように，CPS 方式の仮想キャリア位相は
PD 方式と同様に全段で一致するため，2 段変化防止条件
（1）
を満たすことができる。また，使用する仮想キャリア
群の基となっているのは PS 方式のキャリア群であるため，
実際はスイッチングがユニット順に行われ，特定ユニット
と PS 方式の両者メリットを生かした多重 PWM 制御法と
いえる。
〈4・2〉 デッドタイムの影響と位相選択 制御アルゴ
リズムを実装する際，インバータ上下アーム短絡防止のた
めにデッドタイム期間を設ける。デッドタイムが相電圧パ
ルスに与える影響は，デッドタイム設定値，デバイスの特
性，負荷電流極性等に依存するが，例えば，図 9 のように
電圧指令がレベル領域 5 から 6 に移行する時のデッドタイ
ムの影響を考える。図中，gate11 とは図 1 における単相イ
ンバータユニット 1 段目のスイッチ Sw1 用のゲート信号を
意味しており，他も同様である。ゲート信号，各段単相イ
ンバータ出力，相電圧波形の着色部は，デッドタイムによ
る遅延期間を表している。
図 9(a) は，領域移行後に左に 30◦ シフト，(b) は右に 30◦
シフトした場合であり，理想的には同じ相電圧波形が得られ
る。ここで，(b) の場合の領域移行の瞬間に gate11，gate21
が入れ替わるようにゲート変化している箇所に注目する。
理想条件であれば相電圧波形に影響を与えないが，実際は
ゲート信号の立ち上がり等でデッドタイム期間を作成する。
その結果，単相インバータ出力は負荷電流極性に応じて，

4 IEEJ Trans. IA, Vol.126, No.1, 2006

 高圧ダイレクトインバータの制御法

表 1 領域移行モードの定義
Table 1. Trans-region mode.

図 10 領域移行時の
仮想キャリア領域分割
Fig. 10. Regional
division of virtual
carrier.
(a) 30 deg Left-shift (b) 30 deg Right-shift

図 9 キャリア群のシフト方向とデッドタイムの影響
Fig. 9. Adverse effect of a deadtime.

立ち上がりもしくは立ち下がりで遅延を生じることになる。
図 9(b) の例では，領域移行時に 2 段目ユニット出力の立ち
上がりが遅れており，その影響で相電圧出力も 1 レベル低
下している。このときの相電圧パルス位相の型に着目する
と，凸中央より左側で立ち下がる条件が含まれるため，2 段
（2）
変化防止条件 を満たすことができない。一方，(a) の場
合は領域移行の瞬間にゲート変化がないのでパルス位相の
型を崩すことはない。したがって，図 9 の領域移行条件で
は左に 30◦ シフトしたキャリア群を選択制御すればよい。
言い換えると「電圧指令のレベル領域移行と同時にゲート
変化を伴わない」ことが 2 段変化の防止条件となる。
図 11 CPS 制御部のブロック図
同様に，そのほかの領域移行条件についてまとめると，
Fig. 11. Block diagram of CPS control process.
図 10 および表 1 のようになる。図 10 は，電圧指令が領域
移行する際に対象となる 2 つのレベル領域と仮想キャリア，
および仮想キャリアの山と谷の位置で領域を R1∼R8 に分 で電圧指令を更新していた (17) 。この位置でステップ変化幅
割した定義を示している。表 1 は，電圧指令がどの領域か を 1/2 段分に制限して更新すれば，仮想キャリアと交差す
らどの領域に移行したのかをモード分けして，そのときの ることなく領域移行できる。しかしながら，1/2 段という
相電圧レベルの変化とシフト制御すべき方向を示している。 ステップ変化幅制限があるため，キャリア周波数を高くし
この表から分かるように，ゲート変化を起こさないモード て制御性能を補う必要があった。
は 4 つのみで，R2 と R5 もしくは R3 と R8 の間で領域を そこで，本論文では変化率制限手法を新たに取り入れた。
移行すれば，デッドタイムの影響による 2 段変化は基本的 図 12(a) は，仮想キャリアの山と谷で電圧指令を更新して
に発生しない。 ステップ変化させた場合，(b) は (a) のステップ変化に対し
図 11 に，搬送波位相選択制御部のブロック図を示す。 てキャリアと同じ傾きの変化率制限を付加した場合のゲー
表 1 の条件は，仮想キャリアのカウントアップ／ダウン中 ト信号および相電圧波形を示している。(a) の場合，山と
を判別するフラグと電圧指令値の変化方向の ExOR を用い 谷で更新するため，領域移行時に必ず仮想キャリアと交差
て位相をシフトする左右方向を決定できるため，非常に簡 してしまう。この例では，Mode5 の禁止モードで移行して
単なロジック構成となり，データテーブル等は不要である。 いるので，相電圧パルス位相の型を見ると，デッドタイム
これを，各相で独立に用意して選択制御すればよい。 の影響を受けて凸中央より右側で立ち上がりエッジを発生
〈4・3〉 電圧指令更新タイミングと変化率制限 表1 し，2 段変化防止条件
（3）
を満たせない。一方，(b) のよう
の禁止モードを確実に回避して領域移行するために，当初 に，ステップ変化時にクッションを設けた場合は Mode8 で
は，図 9 で示したように仮想キャリアの山と谷の中間位置 領域移行するため，ゲート変化，相電圧レベル変化は発生

電学論 D，126 巻 1 号，2006 年 5


(a) non-RC limit
図 12 電圧指令変化率制限による禁止モード回避
Fig. 12. Rate-of-Change limit.
(a) forbidden band
図 13 極小幅パルス問題と電圧指令禁止帯の設定
Fig. 13. Compensation of the adverse effect of narrow
pulse width by forbidden band setting.
せず，領域移行時にデッドタイムの影響を受けない。また，
文献 (17) の手法のようにステップ変化幅が 1/2 段分に制限
されることもなく，1 段分まで拡張可能である。このこと
は，後述するキャリア周波数の最小化に貢献する。
なお，変化率制限により電圧指令値に遅れが生じ，若干
のパルス誤差の原因となるが，高圧ダイレクトインバータ
が用いられるファン／ポンプ等の駆動用途においては極め
て微小な影響である。
〈4・4〉 極小幅パルスの問題とその回避手法
式における仮想キャリアの頂点は，実際は 2 種類のキャリ
アが交差する点であるので，その頂点近傍，つまり境界レ
ベル近傍に電圧指令が入力された時には極小幅の相電圧パ
ルスを出力する。例えば，図 13(a) 左図の場合，デッドタイ
ムの影響で gate11 が凸中央線を越えて右側で立ち上がる。
その結果，相電圧は本来出力すべき方向と逆向きに極小幅
図 14 禁止帯と交差禁止 図 15 更新タイミング調整
領域 Fig. 15. voltage command
Fig. 14. forbidden band & update timing adjustment.
forbidden of line crossing.
のパルスを出力し，2 段変化防止条件
（3）
を満たせない。そ
こで，図 13(a) 右図のように，レベル境界近傍に禁止帯を
設定し，電圧指令値が入力されないように補正する。禁止
帯幅（片側分）H は，以下の式で求められる。
H = 4M · f c · T d · Vdc · · · · · · · · · · · · · · · · · · · · · · · · · (1)
(b) RC-limit
M：直列段数，Vdc：1 段分直流電圧 [V]，f c：キャ
リア周波数 [Hz]，T d ：遅延時間設定値 [s]（仮想
キャリア周波数は 2M f c [Hz]）
この補正により，gate11 は凸中央線より左側で立ち上がる
〈4・3〉節
ため，極小幅パルスの問題を回避できる。ただし，
で述べた電圧指令変化率制限を併用する場合，図 13(b) の
太線部で示すような禁止帯内のキャリアと交差しないよう
に注意する必要がある。図 13(b) 左図の例では，変化率制
限中の電圧指令が禁止帯太線部と交わるため，凸中央線よ
り右側で立ち上がり，2 段変化を発生する要因となってい
る。図 14 は，この問題も考慮に入れ，禁止帯および禁止帯
内で交差してはならないキャリア（太線部）を総合的に示
(b) forbidden of line crossing
したものである。
電圧指令を変化率制限して仮想キャリアの山と谷で更新
する場合，ステップ変化を (Vdc − 2H) で制限すれば，基本
的に上述した禁止帯内のキャリアと交差する問題は発生し
ないが，あくまで原理的な限界（2 段変化防止条件
（4）
）で
ある 1 段分 Vdc のステップ変化まで許容するようにしたい
ときは，図 15 のように更新タイミングを調整すればよい。
すなわち，仮想キャリアの山と谷の位置から T d だけ前に
ずらした位置で毎回更新することで，1 段分のステップ変
化まで拡張できる。
この極小幅パルス禁止帯の設定は，2 段変化防止条件
（2）
に対しても深く関係する。図 16 は，図 6(e) の条件である
が，禁止帯幅 H を決定する際に使用した遅延設定時間 T d
CPS 方 の 2 倍の期間が，連続パルス間隔の最小値として保証され
ることを示しており，この T d の設定次第で疑似 2 段変化
の最小間隔も決定することができる。
また，極小幅パルス禁止帯を回避する際に補正した電圧
値を他の相にも等しく加減算し，3 相電圧指令の平均値バ
ランスを維持する処置をとる。図 17 は，U 相指令が禁止帯
に入った場合に 3 相零相変調した様子を示している。図 18
6 IEEJ Trans. IA, Vol.126, No.1, 2006
 高圧ダイレクトインバータの制御法

図 16 疑似 2 段変化と 図 17 3 相零相加算による 図 19 キャリア周波数の最小化

パルス間隔の最小幅 禁止帯回避 Fig. 19. Carrier frequency minimization.
Fig. 16. Minimum width Fig. 17. Zero-phase voltage
of quasi-level skip. injection.
と，V は (3) 式となる。
2
V = √ Vdc · M · K · · · · · · · · · · · · · · · · · · · · · · · · · · · (3)
3
M ：段数，K ：電圧指令 duty（0∼1）

定常時に電圧指令変化率が最大となるのは t=0 の時である

ので，(2)，(3) 式より，電圧指令変化率 dV ∗ /dt は (4) 式と
(a) initial condition (b) 1st step (c) 2nd step (d) 3rd step
なる。
図 18 禁止帯における 3 相零相電圧加算処理例
dV ∗ √ √
Fig. 18. Escape from forbidden band. = 3ω · Vdc · M · K = 2 3π · f r · Vdc · M · K
dt
· · · · · · · · · · · · · · · · · · · · (4)
は，最も厳しい条件の時の 3 相零相変調の例である。(a) で
U 相が禁止帯に入った場合，これを回避するため，(b) の f r：電圧指令周波数 [Hz]
ように U 相が禁止帯下側に抜ける零相電圧を与える。する 一方，CPS 方式におけるキャリア変化率 dC/dt は，
と，逆に V 相が禁止帯に入ってしまうため，(c) のように
dC 2Vdc · M
U 相が禁止帯上側に抜ける零相電圧に変更する。ところが， = = 4 f c · Vdc · M · · · · · · · · · · · · · · · (5)
dt T c/2
今度は W 相が禁止帯に入ってしまうため，最終的には (d)
で示すように，境界レベルに 2 番目に近接している V 相電
f c：キャリア周波数 [Hz]，T c：キャリア 1 周期 [s]
圧指令を逆側の禁止帯の縁に移動させるような零相電圧を となる。したがって，基本的に「キャリア傾き > 電圧指令
与える。その結果，すべての相が最小の零相加算値で禁止 変化率」となるには，(4)，(5) 式より，
帯を回避できる。図 18 の例の零相加算値は禁止帯幅（片 √ √
3 3
側分）H の 3 倍で，これが零相変化の最大値となる。 fc > K·ω= π · f r · K · · · · · · · · · · · · · · · · · (6)
4 2
〈4・5〉 キャリア周波数の最小化 線間電圧の繰り返し
パルス周波数は電動機巻線の絶縁劣化に影響を与えると報 で与えられるキャリア周波数が最小値となるが，零相電圧
告されており (16) ，変換器のスイッチング損失低減のために 変調を行う場合は，図 19 で示すように，零相電圧変化の最
も，必要以上にキャリアを高周波化することは望ましくな 大値（3H ）を考慮してキャリア周波数の最小値を決定しな
い。また，キャリア周波数の最小化についても報告されて ければならない。すなわち，(7) 式が条件式となる。
いるが (15)
，本論文では極小幅パルス禁止帯と 3 相零相変調 dC dV ∗ 3H
> + · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · (7)
も考慮したキャリア周波数の最小化について考える。 dt dt dt
定常的に 2 段変化防止条件
（4）
を満たすには，
「キャリア ここで，電圧指令更新周期を ∆T として，dt = ∆T の時，
の傾き dC/dt > 電圧指令変化率 dV ∗ /dt」とする必要があ (7) 式に (1)，(4)，(5) 式を代入すると，以下のようになる。
る。ここで，3 次高調波加算した電圧指令 V ∗ を (2) 式のよ √
3π · f r · K · ∆T
うにおく。 fc > · · · · · · · · · · · · · · · · · · · · · · · · (8)
2 (∆T − 3T d)
1
V ∗ = V sin ωt + sin 3ωt · · · · · · · · · · · · · · · · · · · · · · (2) ただし，禁止帯幅 H は更新周期 ∆T に関わらず不変である
6
ので，更新周期 ∆T の最小条件 (9) 式を考慮する必要がある。
ω：電圧指令角周波数 [rad/s]，V：電圧指令の振幅
[V] ∆T > 3T d · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · (9)
√
3 次高調波加算による電圧利用率改善係数 2/ 3 を用いる 3 段直列（M=3）で，電圧指令周波数 f r の最大値を

電学論 D，126 巻 1 号，2006 年 7

 表 2 キャリア周波数設定範囲例
Table 2. Carrier frequency range.

120 [Hz]，K: duty =1(max)，デッドタイム遅延時間設定

値 T d を 10 µs に設定し，(8) 式に代入してキャリア周波数
設定範囲を求める。∆T は仮想キャリアの山ピークで更新
した場合 1/6 f c [s]，山と谷で更新した場合 1/12 f c [s] とな
る。表 2 は，両者の計算結果を示しているが，更新周期を高
速化するほど範囲は狭まり，キャリア周波数の最小値も大 図 20 CPS 方式のシミュレーション波形
きくなることがわかる。なお，禁止帯を用いない場合（2 段 Fig. 20. Simulated waveform of CPS method.
変化あり）のキャリア周波数最小値は，(6) 式より 333 [Hz]
である。

5. シミュレーションおよび実験結果

本論文では，動作確認するための実験装置として，低圧
の汎用インバータを用いて，図 1 のシステムを構成した。
図 20 に，デッドタイムの影響を考慮した CPS 方式の
シミュレーション波形（キャリア周波数 1 ユニットあたり
図 21 デッドタイムの影響を考慮しない場合の
400 [Hz]，総合 2.4 [kHz]，電圧指令周波数 50 [Hz]，デッド
実験結果
タイム 5 µs）を示す。各段のユニット利用率は均一となり， Fig. 21. Experimental result of a conventional method
相電圧，線間電圧出力ともに全領域で 2 段変化および疑似 (Out of consideration of t Deadtime).
2 段変化のない波形が得られる。
図 21 は，デッドタイムを考慮せずにキャリア群を固定し
て PWM 制御した場合の線間電圧実験波形例（シミュレー
ションと同条件）である。パルス位相の型を一致させてい
るため，基本的には PD 方式と同様の波形が得られるが，線
間電圧レベル切り替わりでデッドタイムの影響，極小幅パ
ルス問題等を受けて，各所で 2 段変化および疑似 2 段変化
によるサージを発生している。
図 22 は，デッドタイムを考慮した CPS 方式の線間電圧 図 22 デッドタイムの影響を考慮した CPS 方式
実験結果
波形実験結果（シミュレーションと同条件）である。キャ
Fig. 22. Experimental result of CPS method (In consid-
リア位相を適切に選択制御した結果，レベル移行時の細か eration of Deadtime).
い 2 段変化がなくなるとともに，疑似 2 段変化についても
抑制しており，シミュレーション結果と同様にサージのな
い良好な線間電圧波形が得られた。参考として，図 23 は
高圧ダイレクトインバータ製品の線間電圧波形例である。
CPS 方式適用による巻線絶縁劣化の改善度の測定に関し
ては今後の課題としたい。また，電圧歪み率に関しては理
論的に PD 方式と等しいため，参考文献 (8)∼(10) を参照され
たい。

6. あとがき
高圧ダイレクトインバータの多重 PWM 制御法として，
従来のインバータユニット利用率均一化と電圧歪み低減性
能に加え，レベル切り替わり時のデッドタイムの影響によ
図 23 高圧試験波形例（製品：明電舎
THYFREC-VT710）
Fig. 23. Output Line Voltage 6600 V, 60 Hz Product
“THYFREC-VT710” MEIDENSHA CORPORATION.

8 IEEJ Trans. IA, Vol.126, No.1, 2006

 高圧ダイレクトインバータの制御法

るサージと連続的なパルス変化（疑似 2 段変化）を完全に 只 野 裕 吾 （正員） 1977 年 5 月生。2002 年 3 月三重大学大

抑制し，懸念される電動機巻線の絶縁劣化を極力低減でき 学院工学研究科博士前期課程修了。同年 4 月（株）

る新しい制御方式を提案して動作確認を行った。 明電舎に入社。現在，総合研究所に所属し，パワー
エレクトロニクスに関する研究開発に従事。
ファン／ポンプ駆動へのベクトル制御適用も基本的に可
能であり，特に電圧指令変化率制限の範囲内の変動であれ
ば，線間電圧サージを発生することなく追従制御すること
ができる。
（平成 16 年 7 月 12 日受付，平成 17 年 8 月 5 日再受付）

漆 畑 正 太 （正員） 1979 年 1 月生。2003 年 3 月豊橋技術科

文 献 学大学大学院工学研究科修士課程修了。同年 4 月
（株）明電舎に入社。現在，総合研究所に所属し，
（ 1 ） 下浦拓二・岡 利明・鈴木泰弘： 「出力電圧サージを抑制するマルチ
パワーエレクトロニクスに関する研究開発に従事。
レベル PWM 制御方式」 , 平 10 電気学会全大, No.915, pp.4-337 (1998)
（ 2 ） 下浦拓二・塚越昌彦・大柏芳弘： 「省エネルギー高圧ダイレクト AC
ドライブ装置」 , 東芝レビュー, Vol.54, No.1, pp.57–60 (1999)
（ 3 ） 土本直秀・磯田昭二・桑田朗子：「省エネルギー高圧インバータ
“MELTRAC-F500HV シリーズ”」 , 三菱電機技報, Vol.73, No.7, pp.27–30
(1999)
（ 4 ） 椙山 繁・嶋田恵三・守永大策・門三野洋二： 「省エネルギー追求型の
可変速ドライブシステム」 , 日立評論, Vol.82, No.4, pp.273–278 (2000)
（ 5 ） 星 昌博・河野正志・木谷昌史： 「省エネルギー用可変速駆動システ
ム」 , 富士時報, Vol.73, No.11, pp.595–599 (2000) 小 倉 和 也 （正員） 1969 年 12 月生。1994 年 3 月電気通信
（ 6 ） 曽我正人・坂瀬清之・上田洋三・大山哲生・井上康成：「スーパー 大学大学院電気通信学研究科博士前期課程修了。
省エネ高圧インバータ VS-686HV5SD」 , 技報安川電機, Vol.67, No.2,
同年 4 月（株）明電舎に入社。現在，装置事業部
pp.128–131 (2003)
（ 7 ） P.W. Hammond: “A New Approach to Enhance Power Quality for Medium 技術開発部に所属し，電動機可変速装置を主とし
Voltage AC Drives”, IEEE Trans. Industry Appl., Vol.33, No.1, pp.202–208 たパワーエレクトロニクス製品の開発に従事。
(1997)
（ 8 ） G. Carrara, S. Gardella, M. Marchesoni, R. Salutari, and G. Sciutto: “A New
Multilevel PWM Method: A Theoretical Analysis”, IEEE Trans. Power
Electronics, Vol.7, No.3, pp.497–505 (1992)
（ 9 ） V.G. Agelidis and M. Calais: “Application Specific Harmonic Performance
Evaluation of Multicarrier PWM Techniques”, in Conf. Rec. IEEE PESC,
pp.172–178 (1998)
（10） B.P. McGrath and D.G. Holmes: “A Comparison of Multicarrier PWM 紫 垣 顕 （非会員） 1970 年 12 月生。1994 年 3 月東京電
Strategies for Cascaded and Neutral Point Clamped Multi-level Inverters”,
in Proc. IEEE PESC, pp.674–679 (2000)
機大学工学部電気工学科卒業。同年 4 月（株）明
（11） D.G. Holmes and B.P. McGrath: “Opportunities for harmonic cancellation 電舎に入社。現在，システム装置工場設計部に所
with carrier-based PWM for a two-level and multi-level cascaded inverters”, 属し，システム製品の設計に従事。
IEEE Trans. Industry Appl., Vol.37, No.2, pp.574–582 (2001)
（12） B.P. McGrath and D.G. Holems: “Multicarrier PWM Strategies for Multi-
level Inverters”, IEEE Trans. Industrial Electronics, Vol.49, No.4, pp.858–
867 (2002)
（13） L.M. Tolbert, F.Z. Peng, and T.G. Habetler: “Multilevel PWM Method at
Low Modulation Indices”, IEEE APEC’99, pp.1032–1039 (1999)
（14） D. Kang, Y. Lee, B. Suh, C. Choi, and D. Hyum: “An improved carrierwave-
based SVPWM method using phase voltage redun- dancies for generalized
cascaded multilevel inverter topology”, in Proc. IEEE APEC’00, pp.542–
548 (2000) 野 村 昌 克 （正員） 1952 年 12 月生。1977 年 3 月名古屋大
（15） Y. Iwaji, T. Okuyama, D. Kaneko, and S. Okamatsu: “PWM Control Method 学大学院工学研究科博士前期課程修了。同年 4 月
suitable for High Voltage Multilevel Inverters”, T. IEE Japan, Vol.121-D,
（株）明電舎に入社。現在，総合研究所に所属し，
No.4, pp.476–483 (2001-4) (in Japanese)
岩路善尚・奥山俊昭・金子大吾・岡松茂俊：「高圧ダイレクトイン 主として，FA，電力変換，電動機制御，動力計測
バータの PWM 制御法」, 電学論 D, 121, 4, pp.476–483 (2001-4) システム，制御技術等の研究開発に従事。IEEE
（16） W. Yin: “Failure Mechanism of Winding Insulation in Inverter-Fed Motors”,
Member.
IEEE Electrical Insulation Magazine, Vol.13, No.6, pp.18–23 (1997)
（17） 只野裕吾・漆畑正太・野村昌克：「高圧モータ直接駆動に適した多
重 PWM 制御法∼搬送波位相選択方式に関して∼」 , 平 16 電気学会
産業応用部門大会, No.1-109, pp.I-509–I-512 (2004)

電学論 D，126 巻 1 号，2006 年 9