Академический Документы
Профессиональный Документы
Культура Документы
Relatório Parcial
“Conversor Digital Analógico”
Belo Horizonte
29 de Abril de 2019
Mateus Felipe Mendes Viana
Matheus Gontijo Dias
Relatório Parcial
“Conversor Digital Analógico”
Belo Horizonte
29 de Abril de 2019
RESUMO
3. DESENVOLVIMENTO ..................................................................................... 14
1. INTRODUÇÃO
O segundo bloco, consiste em utilizar como clock o sinal gerado pelo primeiro bloco,
tendo como objetivo o desenvolvimento de um contador binário up de quatro bits. Sendo
previsto um ponto de inserção de um clock externo no lugar do primeiro bloco, e um indicador
visual da contagem por meio de display de 7 segmentos.
Para realização da contagem foi utilizado o circuito integrado (CI) SN74LS93, da marca
Texas Instruments um contador assíncrono de 4 bits, contendo 4 flip-flops do tipo JK master-
slave, que elimina todos os problemas de temporização usando dois flip-flops SR conectados
juntos em uma configuração em série. Um flip-flop atua como o circuito “Master”, que dispara
na borda inicial do pulso do relógio enquanto o outro atua como o circuito “Slave”, que dispara
na borda descendente do pulso do relógio. Um gating adicional é usado para fornecer um
contador de divisão por dois e um contador binário de três estágios para o qual o comprimento
do ciclo de contagem é dividido por oito. A organização da pinagem do CI, pode ser observado
na figura 2.
Para a verificação da saída do contador, foi feito através de um indicador visual por
meio de um display de 7 segmentos. Como a indicação será na forma crescente, a indicação dos
bits será feita partindo do bit menos significativo (LSB) para o bit mais significativo (MSB).
Utilizamos o CI SN74LS47 também da marca Texas Instruments, que funciona como um
conversor de código BCD (Binary-Coded Decimal), um sistema usado para representar
números decimais internos onde cada dígito decimal é representado por quatro bits. A
organização da pinagem do decodificador, pode ser observado na figura 3.
saída RIPPLE BLANKING OUTPUT para controlar o 'display' dependendo dos valores
adjacentes.
➢ VCC (16) – Alimentação do respectivo CI.
➢ GND (8) Terra do respectivo CI.
O display de 7 segmentos, utilizado foi um anodo comum com todos os ânodos do diodo
emissor de luz conectados juntos. Estes necessitam um excitador da exposição com saídas que
se tornam baixas para iluminar cada segmento, que tem como respectivo esquema a figura 4.
Este trabalho tem como objetivo utilizar o circuito integrado NE555, para projetar um
oscilador astável, e um contador binário up de 4 bits, para utilizar na montagem de um conversor
Digital-Analógico (DAC).
2. LISTA DE MATERIAS
3. DESENVOLVIMENTO
(1)
(2)
15
(3)
Para se calcular o duty cycle é necessário o período da função que é dado pelo inverso
da frequência, e o tempo em que a à saída permanece em nível alto, e para se obter a
porcentagem do ciclo de trabalho basta multiplica-lo por 100, ou seja:
(4)
Valores bem próximos dos desejados. Com isso foi possível montar o diagrama final
para a realização da montagem no protoboard.
16
Fonte: Autores
Antes da montagem prática do circuito foi realizado uma simulação no Multisim, para
verificar os valores calculados são compatíveis com o desejado, essa simulação pode ser
observada na figura 8.
Como podemos ver a frequência obtida pelo circuito acima foi de 100 Hz o valor
desejado. Com isso concluímos que a frequência foi obtida com exatidão. Na Figura 9 se
encontra a simulação no osciloscópio para se observar a forma da onda, consequentemente o
duty cycle.
17
O sinal gerado, pelo primeiro bloco o pino OUT (3), do CI NE555, entra no clock A do
contador 7493, o clock B como verificado no datasheet (1988), ela está ligada a uma saída do
flip-flop, no caso a saída QA, os pinos de reset do contador foram aterrados, e as saídas
correspondentes ao contador foram ligadas, as entradas correspondentes do decodificador. Por
fim as saídas do decodificador foram ligadas ao correspondente do display de 7 segmentos.
Foi realizado as medições na saída QA e QB do contador para verificar a divisão de
frequência das respectivas saídas como podemos ver na Figura 11.
4. MONTAGEM E TESTES
Fonte: Autores
Após verificar as ligações foi feito a ligação do circuito em uma fonte de 5 V, onde foi
colocado um resistor e 460 Ω, seguida de um LED, para teste do funcionamento do circuito que
pode ser observado na Figura 14.
Fonte: Autores
21
Fonte: Autores
É observado que a frequência obtida é de 97.063 Hz, isto se dá pela variação encontrado
no resistor (R2) de 150kΩ, do oscilador astável quando medido apresentou um valor de 155
kΩ, os outros componentes se comportam bem próximos do esperado. O duty cycle encontrado
de 50,46% foi bem satisfatório.
A montagem do primeiro bloco, com o segundo pode ser observada na figura 16. As
dificuldades encontradas na montagem foram o espaço disponível na protoboard, como são
varias conexões, na parte final utilizamos jumpers, para facilitar as ligações do decodificador
ao protoboard. E os testes do divisor de frequência que acontece no contador, pois observamos
ruídos nas saídas do respectivo CI.
22
Fonte: Autores
Fonte: Autores
23
Como a frequência, era alta para se observar a contagem, utilizamos para teste um
gerador de funções (Figura 18), na entrada do sinal do contador, operando a 2Hz, com isso
foi possível observar que a contagem atende a Figura 5 que representa a saída do decodificador
para o display.
Fonte: Autores
24
5. ETAPAS FUTURAS
Finalmente no terceiro bloco a saída do contador binário de quatro bits será aplicada a
um a um conversor Digital Analógico que utilize uma rede R-2R e um amplificador
operacional. O sinal na saída deste conversor será um conjunto de dezesseis valores de tensão
proporcionais às entradas binárias.
25
REFERÊNCIAS BIBLIOGRÁFICAS
FAZEDORES. CI 555 – Conheça o chip e o modo monoestável (parte 1). Disponível em:
<https://blog.fazedores.com/ci-555-conheca-o-chip-e-o-modo-monoestavel-parte-1/>. Acesso
em 22. Mar.2019.
TEXAS INSTRUMENTS. Sn5446a, ’47a, ’48, sn54ls47, ’ls48, ’ls49 sn7446a, ’47a, ’48,
sn74ls47, ’ls48, ’ls49 bcd-to-seven-segment decoders/drivers. Disponível em:
<http://www.ti.com/lit/ds/sdls111/sdls111.pdf>. Acesso em: 25 Abr. 2019.
26