Академический Документы
Профессиональный Документы
Культура Документы
Fig-14-2
Fig-14-3
Las entradas del flip-flop se derivan de los mapas del siguiente estado
utilizando el El mismo método que se usó para los contadores (Sección 12.4).
Si se usan flip-flops D, DA A X B y DB B X, que conduce al circuito que se
muestra en la Figura 14-5. Inicialmente, restableceremos ambos flip-flops al
estado 0. Al rastrear señales a través de la
circuito, puede verificar que se producirá una salida Z 1 cuando una
secuencia de entrada Se produce el final en 101. Para evitar la lectura de
salidas falsas, lea siempre el valor de Z después de que la entrada haya
cambiado y antes del borde del reloj activo.
1. El procedimiento para encontrar el gráfico de estado para una
máquina de Moore es similar al de
utilizado para una máquina Mealy, excepto que la salida se escribe con el
estado en lugar de con la transición entre estados. Volveremos a trabajar en
el ejemplo anterior como Moore Máquina para ilustrar este procedimiento.
El circuito debe producir una salida de 1 solamente. si se ha producido una
secuencia de entrada que termina en 101. El diseño es similar al de la
secuencia de entrada.
Mealy hasta que la secuencia de entrada 10 haya ocurrido, excepto
que la salida 0 es
asociado a los estados S0, S1 y S2:
452/5000
Si se recibe un 0 en S0, esto inicia una secuencia de dos 0 consecutivos,
por lo que vamos a S2 (0 salidas) en la figura 14-11. Otro 0 luego nos
lleva a S3 para indicar dos consecutivos
0's recibidos. La salida sigue siendo 0 en S3 porque el número de 1
recibidos es par.
Ahora, si obtenemos una entrada de 1, hemos recibido un número impar
de 1 y vamos a S4. (Por qué ¿no podemos ir a S1?) En S4 hemos
recibido dos 0 consecutivos y un número impar de 1, por lo que la salida
es 1.
Una pregunta importante que debe hacerse en este momento es qué debe
recordar este circuito. para dar las salidas correctas? El circuito tendrá que
recordar cuánto ha progresado. realizado en la secuencia 010, por lo que
sabrá cuándo emitir Z2 1.El circuito También es necesario recordar cuánto
se ha avanzado en la secuencia 100 y si se ha producido 010 alguna vez,
por lo que sabrá cuándo emitir Z1 1. Mantener un registro de lo que recuerda
cada estado nos ayudará a hacer lo correcto Estado gráfico. La tabla 14-5
nos ayudará a hacer esto. El estado S0 es el estado inicial del circuito, por lo
que no hay progreso en ninguna secuencia, y 010 nunca ha ocurrido. Estado
S1 es el estado vamos a cuando se recibe un 1 de S0, por lo que en el estado
S1, hemos avanzado en el secuencia 100 obteniendo un 1. En el estado S2,
hemos avanzado en la secuencia 100 al obteniendo 10. De manera similar,
los estados S3 y S4 representan el progreso de 0 y 01 hacia 010. En S1,
no hay progreso hacia la secuencia 010, y en S3, no hay progreso hacia la
secuencia 010 secuencia 100. Sin embargo, en S2, hemos recibido 10, por lo
que si las siguientes dos entradas son 1 y 0, La secuencia 010 se completará.
Por lo tanto, en S2, no solo hemos avanzado.
de 10 a 100, pero también hemos avanzado de 0 a 010. De manera similar,
en S4, Se ha progresado de 1 a 100, así como de 01 a 010. Con esta
información, podemos completar más del gráfico de estado para obtener
la Figura 14-15 (b). Si el circuito está en el estado S1 y se recibe un 1, entonces
las dos últimas entradas son 11. La anterior 1 no sirve para la secuencia 100.
Sin embargo, el circuito tendrá que recordar el nuevo 1, y hay un progreso
de 1 hacia la secuencia 100. No hay progreso en la secuencia 010, y 010
nunca ha ocurrido, pero esta es la misma situación Como estado S1. Por lo
tanto, el circuito debe volver al estado S1. Del mismo modo, si un 0 es
recibidas en el estado S3, las últimas dos entradas son 00.Hay un progreso de
solo 0 hacia la secuencia 010, no hay progreso hacia 100, y 010 nunca ha
ocurrido, por lo que el circuito Debe volver al estado S3. En el estado S2, si se
recibe un 0, la secuencia 100 se completa y el circuito debe salir Z1? 1.
Entonces, no hay progreso en otra secuencia de 100, y 010 aún no se ha
producido. Sin embargo, la última entrada es 0, por lo que hay progreso de
0 hacia la secuencia 010. Podemos ver en la Tabla 14-5 que esta es la misma
situación como S3, entonces el circuito debe ir al estado S3. Si, en el estado
S2, se recibe un 1, hemos realizado el progreso de 01 hacia 010 y el progreso
de 1 hacia 100, y 010 aún no ha ocurrido. Podemos ver en la Tabla 14-5 que
el circuito debe ir al estado S4.
Si se recibe un 0 en el estado S4, la secuencia 010 se completa, y debemos
enviar Z2 1. En este punto debemos ir a un nuevo estado (S5) para recordar
que 010 ha sido recibido para que Z1 1 nunca pueda volver a ocurrir.
Cuando se alcanza S5, dejamos de buscar para 100 y solo busque 010. La
Figura 14-16 (a) muestra un gráfico de estado parcial que muestra Z2 1
cuando la secuencia de entrada termina en 010. En S5 tenemos un progreso
de 0 hacia 010 y 0 adicionales pueden ignorarse volviendo a S5. En S6
tenemos avances. de 01 hacia 010. Si se recibe un 0, se completa la
secuencia, Z2 1 y podemos ir de regreso a S5 porque este 0 inicia la
secuencia 010 nuevamente.
EJEMPLO 3
La fila S4 de esta tabla se derivó de la siguiente manera. Si se recibe 00, la
secuencia de entrada ha sido 10, 00, por lo que la salida no cambia, y vamos
a S0 para recordar que el la última entrada recibida fue 00. Si se recibe 01,
la secuencia de entrada ha sido 10, 01, por lo que la salida debe cambiar a
1, y vamos a S3 para recordar que la última entrada recibida fue 01. Si se
recibe 11, la secuencia de entrada ha sido 10, 11, por lo que la salida
debería convertirse 1, y vamos a S1. Si se recibe 10, la secuencia de entrada
ha sido 10, 10, por lo que la salida No cambia, y nos quedamos en S4.
Verifica por ti mismo que las otras filas en el la tabla es correcta. El gráfico
de estado se muestra en la Figura 14-17.
Cubra la parte inferior de cada página con una hoja de papel y deslícela
hacia abajo a medida que
Compruebe sus respuestas. Escriba su respuesta en el espacio provisto antes
de mirar el respuestas correctas.
1. Problema: un circuito secuencial de Mealy con una entrada (X) y una
salida
(Z) debe diseñarse. La salida debe ser 0, a menos que la entrada sea 0
siguiendo una secuencia de exactamente dos entradas 0 seguidas de una
entrada 1. Para asegurarse de que comprende la declaración del
problema, especifique la salida Secuencia para cada una de las siguientes
secuencias de entrada:
Ejercicio programado 14.2
Problema: un circuito secuencial de Moore con reloj debería tener una
salida de Z 1 si el
el número total de 0 recibidos es un número par mayor que cero, siempre
que dos
1 consecutivos nunca han sido recibidos.
14.8 Un circuito secuencial tiene dos entradas y dos salidas. Las entradas (X1
y X2) representan un número binario de 2 bits, N. Si el valor presente de N es
mayor que el anterior valor, entonces Z1 es 1. Si el valor actual de N es menor
que el valor anterior, entonces Z2 es 1. De lo contrario, Z1 y Z2 son 0. Cuando
se recibe el primer par de entradas, no hay valor anterior de N, por lo que
no podemos determinar si el N actual es mayor que o menos que el valor
anterior; por lo tanto, la categoría "de lo contrario" se aplica.
(a) Encuentre una tabla de estado de Mealy o una gráfica para el circuito
(número mínimo de estados, Incluyendo el estado inicial, es cinco).
(b) Encuentre una tabla de estados de Moore para el circuito (el número
mínimo de estados es 11).
4.13 (a) Un circuito secuencial de Mealy tiene una entrada (x) y una salida
(z). z puede ser 1 cuando las entradas cuarta, octava, duodécima, etc.
están presentes, y z 1 si y solo si la la entrada más reciente combinada con
las tres entradas anteriores no era válida Codificación BCD para un dígito
decimal; de lo contrario, z 0. Supongamos que los dígitos BCD son
Recibió el bit más significativo primero. Derive una tabla de estado para el
circuito. (Ocho estados son suficientes.)
(b) Repita para un circuito de Moore, es decir, z 1 si y solo si, después del
cuarto, octavo, duodécimo, etc. se han recibido entradas, las cuatro
entradas anteriores no eran válidas Dígito BCD. (Nueve estados son
suficientes.)
(c) ¿Es posible que un circuito de Moore genere la salida correcta mientras
que el cuarto
¿El bit de entrada está presente en lugar de después de haber sido recibido?
Explica tu respuesta
COE 202, Term 162
Digital Logic Design
HW# 7 Solution
Starting from the state 00, determine the state transitions and output
sequence that will be generated when the input sequence 11001101 is
applied.
Determine the maximum clock frequency under which the circuit will operate
correctly given that the propagation delay of the inverter gate is 2ns, the AND gate
is 4ns, and the OR gate is 4ns. Assume that the D-FF has a setup time of 2ns, a hold
time of 1ns, and a propagation delay of 2ns.
Q.2. Diseñe un circuito secuencial con dos flip-flops A y B y dos entradas
E y X. Si E = 0, el circuito permanece en el mismo estado,
independientemente del valor de X. Cuando E = 1 y X = 1, el circuito
pasa por las transiciones de estado de 00 a 01 a 10 a 11, vuelve a 00 y
luego repite. Cuando E = 1 y X = 0, el circuito pasa por las transiciones
de estado de 00 a 11 y de 10 a 01, vuelve a 00 y luego se repite. Diseñe
el circuito utilizando D-FF activado por borde positivo.
Q.2. Se diseñará un circuito secuencial de una sola entrada y una única salida que reconozca solo
las dos secuencias de entrada 0110 y 1111 aplicadas a sus entradas cada vez que ocurran en el
flujo de entrada. Si se detecta cualquiera de estas dos secuencias, la salida será 1, de lo contrario
será 0.
(i) Muestre el diagrama de estado para este circuito, suponiendo que no se detectan secuencias
superpuestas.
(ii) Muestre el diagrama de estado para este circuito, suponiendo la detección de secuencias
superpuestas.
Q.2. Debe diseñar un sumador en serie A3 que calcule la suma de tres flujos de entrada en serie
separados en lugar de los dos habituales. El sumador tiene tres entradas primarias X1, X2, X3 y una
única salida primaria Z. Usando flip-flops D y cualquier compuerta estándar, construya la tabla de
estados, la tabla de transición y un diagrama de circuito lógico para A3.
What changes are needed in the figure shown below to convert it to
a serial subtractor that subtracts the contents of register B from the
contents of register A. Explain how it is possible to detect whether A
< B. If A < B, what will be the relationship of the result of the
subtraction to the correct result?
Modify the register shown below so that it will operate according to
the following function table using selection inputs s1 and s0.
}