Kit de Desenvolvimento

Para Microcontroladores
Modelo MMDB-01

Placa Interface de
Linha Telefônica

FOTO
Recomendamos a leitura completa
deste manual antes da primeira
utilização da Placa Interface de
Linha Telefônica.

Em caso de dúvida favor entrar em

contato através do e-mail
sac@circuitosinteligentes.com.br
ou do telefone 61 3362-9101.
 ÍNDICE
01. DESCRIÇÃO RESUMIDA.......................................... 02

02. ESPECIFICAÇÕES TÉCNICAS................................. 02

03. LAYOUT DA PLACA................................................... 03

04. DESCRIÇÃO DOS CIRCUITOS................................ 04

04.01.Circuito Excitador do Buzzer............................... 04
04.02. Saída 12V, 250mA.............................................. 05
04.03. Entradas digitais.................................................. 06
04.04. Interface de Linha................................................ 11
05. TERMO DE GARANTIA............................................. 21

_______________________________________________
01
01. DESCRIÇÃO RESUMIDA
¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯
A Placa Interface de Linha Telefônica integra um conjunto de
acessórios projetados e construídos para utilização juntamente com
o Kit de Desenvolvimento Para Microcontroladores MMDB-01, cujo
propósito é funcionar como hardware auxiliar no ensino de
disciplinas de microcontroladores em cursos técnicos de nível médio
ou de nível superior.

A utilização da Placa Interface de Linha Telefônica enseja ao aluno

a oportunidade de se familiarizar não só com o hardware de
interfaces de controle, como também com o desenvolvimento de
softwares adequados para o controle de equipamentos que fazem
uso de linhas telefônicas com uma variada gama de aplicações.

02. ESPECIFICAÇÕES TÉCNICAS

¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯

• Receptor DTMF que permite recepção sem ocupar a linha

(possibilita identificação de chamadas).
• Gerador de DTMF.
• Detetor de Ring: Entrada de 60 a 100 Vrms, 25 Hz.
• Circuito amplificador para deteção de tom de linha.
• Chave de loop para atendimento de chamadas.
• Buzzer.
• Supervisão de linha: Identifica falta de alimentação na linha.
• Oito entradas digitais, nível TTL ou contato seco.
• Uma saída para comutação de cargas a 12V, 250 mA.

_______________________________________________
02
03. LAYOUT DA PLACA
¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯
A Figura 03.01 mostra o leiaute da face superior da Placa
Interface de Linha Telefônica com a indicação dos principais
conectores.

Figura 03.01.

A Figura 03.02. mostra o leiaute da face inferior da Placa

Interface de Linha Telefônica.

Figura 03.02.
_______________________________________________
03
04. DESCRIÇÃO DOS CIRCUITOS
¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯
A Figura 04.01 mostra os conectores de interligação da Placa
VCC +12V
CN11 CN12
PB10 1 1
PB11 2 2
PB12 3 PA00 3
PB13 4 PA01 4
PB14 5 C14 PA02 5
PB15 6 100nF PA03 6
PB16 7 PA04 7
PB17 8 PA05 8
PD30 9 PA06 9
PD31 10 PA07 10
PD32 11 PC20 11
PD33 12 PC21 12
PD34 13 PC22 13
PD35 14 PC23 14
PD36 15 PC24 15
PD37 16 PC25 16
AD0 17 PC26 17
AD1 18 PC27 18
AD2 19 PE0 19
AD3 20 PE1 20
AD4 21 PE2 21
AD5 22 OSC 22
AD6 23 VRef 23
AD7 24 24

Figura 04.01.

Interface de Linha Telefônica com o MMDB-01. Os conectores CN11

e CN12 se interligam com os conectores CN5 e CN6 do MMDB-01,
respectivamente. Os nomes dos sinais indicados ao lado do número
dos pinos se referem aos sinais do barramento do MMDB-01. Os
sinais cujos nomes estão escritos em azul são utilizados pela Placa
Interface de Linha Telefônica.

04.01. Circuito Excitador do Buzzer:

Figura 04.02.

_______________________________________________
04
 A Figura 04.02 mostra o diagrama esquemático do circuito de
excitação do buzzer, que poderá ser usado para sinalizar chamada
entrante, ou para outras aplicações que necessitarem de sinalização
sonora. Este circuito é excitado diretamente pela linha PB14 do
barramento do MMDB-01, que corresponde ao pino P1.4 do MCS51;
ao pino PB4 do AVR e ao pino RB4 do PIC. Os transistores T8 e T9
constituem dois inversores ligados em cascata, cujos níveis de saída
podem assumir os valores 0V ou 12V. O buzzer piezoelétrico com
acoplamento AC através de C15, é ligado aos coletores de T8 e T9.
Para maior eficiência o buzzer deverá ser excitado em sua
frequência de ressonância que no nosso caso tem o valor de
aproximadamente 4 kHz.

04.02. Saída 12V, 250mA:

O diagrama esquemático da Figura 04.03 mostra a saída de

12V/250mA.

Figura 04.03.

Observando o diagrama, vemos que a saída de 12V/250mA é

controlada diretamente pela linha PB13 do barramento do MMDB-
01. Quando esta linha está em nível lógico “1” o transistor T5 corta,
interrompendo a corrente de base de T6 que também fica cortado.
Quando PB13 é colocada em nível lógico “0”, T5 satura fazendo com
que T6 também sature, ligando a saída de 12V/250mA.

A Tabela 04.01, mostra em detalhes os estados que podem ser

assumidos por essa linha.
_______________________________________________
05
 Tabela 04.01
Pino do 51 AVR PIC
Microcontrolador P1.3 PB3 RB3
Ação
Barramento
PB13
do MMDB-01
“0” Liga Saída 12V/250mA
Valor
“1” Desliga Saída 12V/250mA

04.03.Entradas Digitais:

O diagrama esquemático da Figura 04.04, mostrado na página

seguinte representa o circuito das oito entradas digitais.

O circuito integrado CI7 (74HC138) é um decodificador de três

para oito linhas. A disposição dos pinos e o diagrama funcional deste
componente são mostrados na Figura 04.05.

A Tabela 04.02 (página 08) mostra a descrição funcional dos

pinos do 74HC138 (CI7). Observando a tabela vemos que a função
de decodificador é executada quando os pinos G2A/ e G2B/ estão em
nível “0”, e o pino G1 está em nível “1”. Nesta condição, o pino
correspondente à saída endereçada pelos sinais “A”, “B” e “C” vai
para nível “0”, conforme mostrado.

Figura 04.05
As saídas Y5 e Y6 são ligadas aos sinais 1OE/ e 2OE/ do CI6. A
saída Y7, após ser invertida pelo transistor T7, é usada para habilitar
a leitura do decodificador de DTMF, conforme será explicado.
_______________________________________________
06
 VCC
CN2
1 R35 R36
E0 2 1K 22K

CN3
1 R37 R38
E1 2 1K 22K

CN4
1 R40 R41
E2 2 1K 22K

CN5
1 R43 R44
E3 2 1K 22K

CN7
1 R46 R47
E4 2 1K 22K

CN8
1 R49 R50
E5 2 1K 22K

CN9
1 R51 R52
E6 2 1K 22K

CN10
1 R53 R54
E7 2 1K 22K
CI6
2 18 PC24
1A0 1Y0 PC24
4 16 PC25
1A1 1Y1 PC25
6 14 PC26
1A2 1Y2 PC26
8 12 PC27
1A3 1Y3 PC27
11 9
2A0 2Y0
13 7
2A1 2Y1
15 5
2A2 2Y2
17 3
2A3 2Y3
CS5 1
CS5 1OE
CS6 19
CS6 2OE
74HC244
VCC CS5
CS5
CI7
PA00 1 15 CS6
PA00 A Y0 CS6
PA01 2 14
PA01 B Y1
PA02 3 13 VCC CS9170
PA02 C Y2 R55 CS9170
12
Y3
6 11 10K
G1 Y4
4 10
G2A Y5
PA03 5 9 T7
PA03 G2B Y6 R56
7 BC847
Y7
10K
74HC138

Figura 04.04.

_______________________________________________
07
 Tabela 04.02
Entradas Saídas
G2A G2B G1 A B C Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
“1” X X X X X “1” “1” “1” “1” “1” “1” “1” “1”
X “1” X X X X “1” “1” “1” “1” “1” “1” “1” “1”
X X “0” X X X “1” “1” “1” “1” “1” “1” “1” “1”
“0” “0” “1” “0” “0” “0” “0” “1” “1” “1” “1” “1” “1” “1”
“0” “0” “1” “1” “0” “0” “1” “0” “1” “1” “1” “1” “1” “1”
“0” “0” “1” “0” “1” “0” “1” “1” “0” “1” “1” “1” “1” “1”
“0” “0” “1” “1” “1” “0” “1” “1” “1” “0” “1” “1” “1” “1”
“0” “0” “1” “0” “0” “1” “1” “1” “1” “1” “0” “1” “1” “1”
“0” “0” “1” “1” “0” “1” “1” “1” “1” “1” “1” “0” “1” “1”
“0” “0” “1” “0” “1” “1” “1” “1” “1” “1” “1” “1” “0” “1”
“0” “0” “1” “1” “1” “1” “1” “1” “1” “1” “1” “1” “1” “0”
X – Irrelevante

O circuito integrado CI6 (74HC244) é um buffer de oito linhas

com saídas de três estados e dois sinais de controle das saídas sendo
que cada sinal controla um grupo de quatro saídas. A disposição dos
pinos e o diagrama funcional deste circuito integrado são mostrados
na Figura 04.06.

Esquema Conectores

Figura 04.01

Figura 04.06
A Tabela 04.03 mostra a descrição funcional dos pinos do
74HC244 (CI6). Observando a tabela vemos que quando os pinos de
controle estão em nível “0” os sinais presentes nos pinos de entrada
são conectados aos pinos de saída correspondentes. Quando os
_______________________________________________
08
pinos de controle estão em nível “1” as saídas vão para alta
impedância, independentemente dos sinais presentes nos pinos de
entrada.
Tabela 04.03
ENTRADAS SAÍDAS
nOE nAn nYn
“0” “0” “0”
“0” “1” “1”
“1” X Alta Impedância
X – Irrelevante

De posse das informações fornecidas nos parágrafos anteriores é

possível compreender o funcionamento do circuito das oito entradas
digitais.

Observando o diagrama esquemático da Figura 04.04(página 07)

podemos ver que a função do CI6 é conectar os sinais
correspondentes às entradas digitais às linhas PC24, PC25, PC26 e
PC27 do barramento do MMDB-01, para que os mesmos possam ser
lidos pelo microcontrolador que estiver sendo utilizado.

Para que os sinais de entrada possam ser lidos é necessário que

os mesmos sejam selecionados, o que deve ser feito escrevendo nas
linhas PA00, PA01, PA02 e PA03; da forma como é mostrada na
Tabela 04.05 da página seguinte.

As linhas PC24, PC25, PC26 e PC27 são usadas para ler as oito
entradas digitais da placa.

A Tabela 04.04 mostra em detalhes as funções destas linhas.

Tabela 04.04
Sinal Modo Selecionado
Pino do Lê Entradas Lê Entradas
Barramento
Microcontrolador E0-E3 E4-E7
do MMDB-01
51 AVR PIC Entrada Entrada
PC24 P2.4 PC4 RD4 E0 E4
PC25 P2.5 PC5 RD5 E1 E5
PC26 P2.6 PC6 RD6 E2 E6
PC27 P2.7 PC7 RD7 E3 E7

A leitura das entradas deverá ser feita quando o grupo

correspondente (E0-E3 ou E4-E7) estiver selecionado de acordo
com a Tabela 04.05.

_______________________________________________
09
_______________________________________________
10
 04.04. Interface de Linha:

O diagrama da Figura 04.08 mostrada na página seguinte detalha

o esquema da interface de linha telefônica propriamente dita. As
principais unidades funcionais dessa interface são: gerador de
DTMF, receptor de DTMF, detetor de “ring” (tom de chamada, 25 Hz)
e tom de linha (425 Hz), supervisão de linha e chave de loop.

O circuito integrado HT9200A (CI1) é um gerador de DTMF com

entrada serial, projetado especialmente para ser controlado através
de um microcontrolador. O HT9200A dispõe de uma entrada de
dados (DATA), onde devem ser escritos códigos de 5 bits
correspondentes aos dígitos que serão discados através de sinais
DTMF. Os cinco bits são transmitidos de maneira serializada, sendo
que o bit menos significativo (D0) é enviado primeiro. Os dados
serão armazenados na transição negativa do sinal de clock (CLK),
conforme mostrado na Figura 04.07.

Oscilador
tUP (Máx 10ms)
CE

CLK

DATA
D0 D1 D2 D3 D4 1 1 1 1 1

Dígito Código de Parada

DTMF

Figura 04.07.
O HT9200A utiliza um cristal de 3,579.545 MHz como base de
tempo e tem capacidade para gerar 16 pares de frequências e oito
frequências individuais.

Na Tabela 04.06, mostrada na página 13, são listados todos os

dígitos, as frequências geradas e os sinais de controle
correspondentes.

A Tabela 04.07, mostrada na página 14, identifica os sinais do

barramento do MMDB-01 bem como as linhas de entrada/saídas das
diversas famílias de microcontroladores utilizados pelo HT9200A.
_______________________________________________
11
 4 11

_______________________________________________
12
 Tabela 04.06
Freq. de
Dígito D4 D3 D2 D1 D0
Saída (Hz)
1 0 0 0 0 1 697+1209
2 0 0 0 1 0 697+1336
3 0 0 0 1 1 697+1477
4 0 0 1 0 0 770+1209
5 0 0 1 0 1 770+1336
6 0 0 1 1 0 770+1477
7 0 0 1 1 1 852+1209
8 0 1 0 0 0 852+1336
9 0 1 0 0 1 852+1477
0 0 1 0 1 0 941+1336
* 0 1 0 1 1 941+1209
# 0 1 1 0 0 941+1477
A 0 1 1 0 1 697+1633
B 0 1 1 1 0 770+1633
C 0 1 1 1 1 852+1633
D 0 0 0 0 0 941+1633
- 1 0 0 0 0 697
- 1 0 0 0 1 770
- 1 0 0 1 0 852
- 1 0 0 1 1 941
- 1 0 1 0 0 1209
- 1 0 1 0 1 1336
- 1 0 1 1 0 1477
- 1 0 1 1 1 1633
Desliga
1 1 1 1 1 -
DTMF

O circuito integrado CI2A/CI2B (LM348) forma um amplificador

balanceado cuja função é elevar a amplitude dos sinais DTMF
gerados por CI1 para injetá-los na linha telefônica através do
transformador de isolação TR1 e da ponte de diodos D1, D2, D3 e
D4.

A função dos diodos zeners Z2 e Z3 é proteger CI2 e CI3 contra

eventuais transientes que apareçam no primário de TR1.

O circuito integrado HT9170 (CI3) é um receptor de DTMF que

incorpora em um único chip todas as unidades funcionais
_______________________________________________
13
 Tabela 04.07
Pino do 51 AVR PIC 51 AVR PIC 51 AVR PIC
Microcontrolador P1.5 PB5 RB5 P1.7 PB7 RB7 P1.1 PB1 RB1
Barramento
PB15 PB17 PB11
do MMDB-01
Função DATA CLK CE

necessárias para o propósito a que se destina, tais como:

amplificador de entrada, oscilador, filtros, circuitos de detecção de
tons, circuito de três estados para as saídas digitais, etc.

Quando um sinal DTMF chega aos pinos de entrada, o mesmo é

identificado após um intervalo de aproximadamente 20ms e a linha
StD vai para nível lógico “1” sinalizando que um par de frequências
foi detetado. O sinal TOE, que controla as saídas do CI3, deve então
ser colocado em nível “1” (Ver Tabela 04.05) habilitando as saídas
Q1-Q4 para que o código correspondente ao sinal DTMF recebido
possa ser lido pelo microcontrolador.

A Tabela 04.07 mostra os estados dos pinos de controle bem

como os sinais digitais correspondentes aos sinais DTMF recebidos.

Tabela 04.08.
Dígito Freq. TOE StD Q4 Q3 Q2 Q1
Qualquer - 0 - Hi Z Hi Z Hi Z Hi Z
1 697+1209 1 1 0 0 0 1
2 697+1336 1 1 0 0 1 0
3 697+1477 1 1 0 0 1 1
4 770+1209 1 1 0 1 0 0
5 770+1336 1 1 0 1 0 1
6 770+1477 1 1 0 1 1 0
7 852+1209 1 1 0 1 1 1
8 852+1336 1 1 1 0 0 0
9 852+1477 1 1 1 0 0 1
0 941+1336 1 1 1 0 1 0
* 941+1209 1 1 1 0 1 1
# 941+1477 1 1 1 1 0 0
A 697+1633 1 1 1 1 0 1
B 770+1633 1 1 1 1 1 0
C 852+1633 1 1 1 1 1 1
D 941+1633 1 1 0 0 0 0
_______________________________________________
14
 O circuito integrado CI2C amplifica o sinal presente na saída do
amplificador de entrada do CI3 (HT9170). Em CI2D é implementado
um comparador com histerese cuja função é transformar os sinais
de ring (25Hz) e de tom de linha (425Hz) em uma onda quadrada
que através do jumper JP1 é aplicada aos microcontroladores para
que os sinais de entrada (ring ou tom de linha) possam ser
identificados através da medição do período.

O circuito de supervisão de linha é formado pelos seguintes

componentes: diodo zener Z4, resistor R34 e acoplador ótico CI5.
Este circuito monitora a presença de tensão na linha quando a chave
de loop está aberta. A tensão presente na linha telefônica
(nominalmente 48V) é retificada pela ponte D1-D4 sendo o terminal
positivo ligado ao cátodo de Z4 e o terminal negativo ligado ao
cátodo do diodo emissor de infravermelho do acoplador ótico CI5.
Quando a tensão de 48V está presente o transistor do acoplador
ótico CI5 fica saturado indicando para o microcontrolador que a linha
está normal. Na ausência de 48V o transistor corta sinalizando linha
com defeito. O jumper JP2 permite encaminhar o sinal ao pino
adequado do microcontrolador de acordo com a família utilisada.
Pino T0 da MCS51, PD4 do AVR ou pino RC4 do PIC.

Finalmente veremos o funcionamento da chave de loop, que é

controlada pela linha PB12 do barramento do MMDB-01 (P1.2 do
MCS51, PB2 do AVR ou RB2 do PIC). Quando a linha PB12 está em
nível “0” o transistor de saída do acoplador ótico fica cortado fazendo
com que T3 sature em virtude da polarização de base fornecida por
R25. Em consequência disso T1 e T2 também cortam mantendo na
linha uma condição similar ao telefone no gancho. Quando a linha
PB12 é colocada em nível “1” o transistor do acoplador ótico satura
aterrando a base de T3 que fica cortado. Nessa condição T1 e T2
entram em condução fechando o loop, o que corresponde ao
telefone fora do gancho. O circuito formado por T1 e T2 em condução
apresenta uma alta impedância para sinais AC, permitindo que a
linha possa ser usada para tráfego de sinais.

_______________________________________________
15
 ANOTAÇÕES
¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯

______________________
______________________
______________________
______________________
______________________
______________________
______________________
______________________
______________________
______________________
______________________
______________________
______________________
______________________
______________________
______________________
______________________
_______________________________________________
20
05. TERMO DE GARANTIA
¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯
A CI - Circuitos Inteligentes Ltda. garante este equipamento pelo período de 12
(doze) meses contados a partir da data de emissão da Nota Fiscal de Venda ao
Consumidor, nas seguintes condições:

1. A gratuidade desse serviço é restrita aos atendimentos no balcão na sede da

empresa em Brasília, ou em local por ela indicado.

2. A garantia é total excetuando-se os casos de mau uso, constatados pela Circuitos

Inteligentes tais como, mas não limitados a:

2.1. Uso fora das condições normais conforme definido neste manual, de forma
a submeter o equipamento a condições de sobrecarga de trabalho para as
quais não foi projetado;

2.2. Danos causados por impacto direto sobre o mesmo. Aceita-se entre
outros, a evidência de deformações ou arranhões nas placas do MMDB-01
como indicador de perda de garantia;

2.3. Negligência ou inabilidade no uso do equipamento;

2.4. Defeitos causados por quedas ou transporte inadequado;

2.5. Defeitos ou incompatibilidades causados por conexões a equipamentos ou

dispositivos não fornecidos/homologados pela Circuitos Inteligentes.

3. No caso de mau uso ou não constatação do defeito reclamado a Circuitos

Inteligentes ou sua Credenciada emitirá orçamento.

Não existe nenhuma outra garantia além da expressa neste documento e

nenhuma outra pessoa física ou jurídica pode modificar ou estender a presente
garantia oferecida pela Circuitos Inteligentes.

Esta garantia não responsabiliza a CI - Circuitos Inteligentes pelos reflexos civis

originados do uso ou da impossibilidade de uso, do equipamento coberto pela
mesma, causados por qualquer defeito no mesmo.

Perda de Garantia

Fica estabelecido que o equipamento perderá totalmente sua garantia na

ocorrência de qualquer das hipóteses a seguir:

• Se o equipamento for consertado por qualquer pessoa sem a expressa

autorização escrita da CI - Circuitos Inteligentes.
• Se a etiqueta de garantia for violada ou removida.
• Atos de vandalismo.

Importante: Antes de enviar o equipamento para manutenção em garantia o

usuário deverá se comunicar com a CI para obter uma autorização de envio. O
usuário se responsabilizará pelas despesas de frete de envio sendo que o frete de
retorno será responsabilidade da CI - Circuitos Inteligentes.
_______________________________________________
21
 CI - Circuitos Inteligentes Ltda.
SIA Quadra 5C, Área Especial 36, Sobreloja 01.
71.200-055 Brasília - DF.
Fone: 61 3362-9101 Fax: 61 3362-9102
www.circuitosinteligentes.com.br