UNIVERSIDAD NACIONAL MAYOR DE SAN

MARCOS
Universidad del Perú, DECANA DE AMÉRICA

FACULTAD: Facultad de Ingeniería Electrónica y Eléctrica

EAP: Ingeniería Electrónica (19.1)

INTEGRANTES:
Sergio Wilder Marcelo Mego 15190117
Cárdenas Portugal Eduardo 14190117
Morales Valladares Roman Oliver 15190018

CURSO: Laboratorio de Microelectrónica

HORARIO: Lunes (14:00-16:00)

FECHA DE ENTREGA: 06/05/19

Facultad de Ingeniería Electrónica y Eléctrica

INFORME PREVIO 2
2. Diseñar un restador completo de 1 BIT usando PUERTAS DE
PASO (Use dos transistores en paralelo, tipo N y tipo P).
(Entradas: A,B,D Salidas: RESTA y DESBORDE)

Diagrama:

Ecuaciones:
̅̅̅̅̅̅̅̅̅̅̅̅̅̅
𝑅𝑒𝑠𝑡𝑎 = (𝐴 ̅𝐵 + 𝐴𝐵̅ )𝐷 + (𝐴̅𝐵 + 𝐴𝐵̅ )𝐷
̅

𝐷𝑒𝑠𝑏𝑜𝑟𝑑𝑒 = 𝐴̅(𝐵 + 𝐷) + 𝐵𝐷
Tabla de verdad:

A B D Resta Desborde
0 0 0 0 0
0 0 1 1 1
0 1 0 1 1
0 1 1 0 1
1 0 0 1 0
1 0 1 0 0
1 1 0 0 0
1 1 1 1 1
Diagrama con transistores pmos y nmos:

1
Microelectrónica
Facultad de Ingeniería Electrónica y Eléctrica

Layout:

Área del Layout : 205λx175λ = 35875x(0.125µm)2 = 560,54(µm)2

Simulacion:

Frecuencia máxima de operación = 1/(116ps) = 8.62 GHz

2
Microelectrónica
Facultad de Ingeniería Electrónica y Eléctrica

4. Diseñar la función dada usando el estilo CMOS dinámico.

Use el DT(*) dado.

Tabla de verdad de la función:

𝑿𝟏 𝑿𝟐 𝑿𝟑 𝑿𝟒 F
0 0 0 0 1
0 0 0 1 1
0 0 1 0 1
0 0 1 1 0
0 1 0 0 1
0 1 0 1 1
0 1 1 0 1
0 1 1 1 0
1 0 0 0 1
1 0 0 1 1
1 0 1 0 1
1 0 1 1 0
1 1 0 0 0
1 1 0 1 0
1 1 1 0 0
1 1 1 1 0

Tecnología CMOS dinámico:

Circuito Esquemático:

3
Microelectrónica
Facultad de Ingeniería Electrónica y Eléctrica

Layout:

Simulación del Layout:

4
Microelectrónica
Facultad de Ingeniería Electrónica y Eléctrica

Frecuencia maxima de operación.

Fmax = 1/Retraso máximo

Retraso máximo= 986ps

Fmax= 1,014198x109

Fmax=1,014198 GHz
La frecuencia máxima de operación: 1.014198 GHz

Medidas del Layout:

Área del Layout: 39λx60λ = 2340λ2 = 36,5625(µm)2

5
Microelectrónica
Facultad de Ingeniería Electrónica y Eléctrica

6. Diseñar en cascada la función G mediante la función F,

usando el estilo DINAMICO CMOS DOMINO. Use el DT (*) dado.

𝐹(𝑋1 , 𝑋2 ) = 𝑋1 𝑥𝑜𝑟 𝑋2 𝐺(𝑋1 , 𝑋2 , 𝑋3 ) = 𝐹 𝑥𝑜𝑟 𝑋3

TABLA DE FUNCIONAMIENTO
𝑿𝟏 𝑿𝟐 F 𝑿𝟑 G
0 0 0 0 0
0 0 0 1 1
0 1 1 0 1
0 1 1 1 0
1 0 1 0 1
1 0 1 1 0
1 1 0 0 0
1 1 0 1 1

𝐺 = (𝑋1 𝑥𝑜𝑟 𝑋2 ) 𝑥𝑜𝑟 𝑋3

Tecnología CMOS DOMINO:

Circuito esquemático:

6
Microelectrónica
Facultad de Ingeniería Electrónica y Eléctrica

Layout:

7
Microelectrónica
Facultad de Ingeniería Electrónica y Eléctrica

Simulación del Layout:

Frecuencia maxima de operación.

Fmax = 1/Retraso máximo

Retraso máximo= 336ps

Fmax= 2.97619x109

Fmax=2,97619 GHz

La frecuencia máxima de operación: 2.97619 GHz

8
Microelectrónica
Facultad de Ingeniería Electrónica y Eléctrica

Medidas del Layout:

Área del Layout: 118λx106λ = 12508λ2 = 195,4375(µm)2

9
Microelectrónica
Facultad de Ingeniería Electrónica y Eléctrica

8. Compruebe la obtención del Layout mostrado mediante los

grafos de Euler.

Dado su diagrama STICK simplificado CMOS estático,

interprete dicho diagrama, dibuje el circuito esquemático de
transistores y obtenga la función lógica de salida.
Verifique mediante su tabla de funcionamiento.
Circuito Esquemático:

10
Microelectrónica
Facultad de Ingeniería Electrónica y Eléctrica

Grafo de Euler:

Tabla de verdad:

A B C D OUT
0 0 0 0 1
0 0 0 1 1
0 0 1 0 1
0 0 1 1 1
0 1 0 0 1
0 1 0 1 0
0 1 1 0 0
0 1 1 1 0
1 0 0 0 0
1 0 0 1 0
1 0 1 0 0
1 0 1 1 0
1 1 0 0 0
1 1 0 1 0
1 1 1 0 0
1 1 1 1 0

Función Lógica:

𝑂𝑈𝑇 = 𝐴̅(𝐵̅ + 𝐶̅ . 𝐷
̅)

11
Microelectrónica
Facultad de Ingeniería Electrónica y Eléctrica

Layout:

Simulación del Layout:

Frecuencia maxima de operación.

Fmax = 1/Retraso máximo

Retraso máximo= 98ps

Fmax= 1,020408x1010

Fmax=10,20408 GHz

La frecuencia máxima de operación: 10,20408 GHz

12
Microelectrónica
Facultad de Ingeniería Electrónica y Eléctrica

Medidas del Layout:

Área del Layout: 40λx66λ = 2640λ2 = 41,25(µm)2

13
Microelectrónica
Facultad de Ingeniería Electrónica y Eléctrica

Esquema del circuito:

14
Microelectrónica
Facultad de Ingeniería Electrónica y Eléctrica

La lógica ternaria es la siguiente:

Ain Bin Ain NOR Bin

0 0 1
0 null null
0 1 0
null 0 null
null null null
null 1 0
1 0 0
1 null 0
1 1 0

Ain Bin Ain NOR Bin

M N R S Y0 Y1
0 0 0 0 1 1
0 0 0 1 1 1
0 0 1 0 X X
0 0 1 1 1 1
0 1 0 0 1 1
0 1 0 1 0 1
0 1 1 0 X X
0 1 1 1 0 1
1 0 0 0 X X
1 0 0 1 X X
1 0 1 0 X X
1 0 1 1 X X
1 1 0 0 1 1
1 1 0 1 0 1
1 1 1 0 X X
1 1 1 1 0 0

Aplicamos Karnaught para hallar Y0 y Y1:

MN
00 01 10 11 MN
RS 00 01 10 11
RS
00 1 1 1 X 00 1 1 1 X
01 1 0 0 X X
01 1 1 1
10 1 0 0 X 10 1 1 0 X
11 X X X X 11 X X X X

̅ + 𝑆̅ = 𝑁𝑆
𝑌0 = 𝑁 ̅̅̅̅ ̅ + 𝑅̅ = 𝑀𝑅
𝑌1 = 𝑀 ̅̅̅̅̅

15
Microelectrónica
Facultad de Ingeniería Electrónica y Eléctrica

Circuito esquemático nmos y pmos:

Layout:

Área del Layout: 85λx66λ = 5610x(0.125µm)2 = 87,66(µm)2

Simulación:

16
Microelectrónica
Facultad de Ingeniería Electrónica y Eléctrica

10. El circuito de la figura es un multiplicador de frecuencia. Si a la entrada se tiene una señal

reloj de frecuencia f, la salida será 2f. En la línea de retraso, incrementar las dimensiones W/L
de los transistores para usar menos de CINCO inversores.

Simulación del Layout:

Simulación del Layout:

17
Microelectrónica
Facultad de Ingeniería Electrónica y Eléctrica

Frecuencia maxima de operación.

Fmax = 1/Retraso máximo

Retraso máximo= 52ps

Fmax= 1,923076923x1010

Fmax=19,23076923 GHz

La frecuencia máxima de operación: 19,23076923 GHz

18
Microelectrónica