Observaciones

 Para agilizar el desarrollo de los ejercicios propuestos, se hizo uso de la página

web: “32x8”.
 Al momento de ejecutar el archivo “bit”, en la tarjeta Atlys, debemos
asegurarnos, de que el cable USB este bien conectado.
 Al momento de declarar las entradas y salidas, en la tarjeta Atlys, se recomienda
empezar desde la puerta A10 y U18, para las entradas y salidas respectivamente,
hacia la izquierda.
Conclusiones

 Concluimos que, el desarrollo de los ejercicios propuestos en el laboratorio, nos

permitió identificar la arquitectura de las FPGA, mediante el software de
“Proyect Designer”.
 Se logró, programar un FPGA, a partir del lenguaje esquemático (fuente
“Schematic”) para el diseño de circuitos lógicos.
 Se logró, aplicar la edición grafica en la configuración de circuitos de lógica
combinacional, mediante la programación en VHDL.