INTRODUCCIÓN

La evolución de los circuitos integrados ha producido una gran variedad de circuitos que realizan
más que una simple función lógica. Estos circuitos, dependiendo de su complejidad y de la
cantidad de compuertas lógicas internas han sido clasificados como circuitos de:

 Baja Escala de Integración (SSI).- Hasta 12 compuertas lógicas o menos (funciones

lógicas básicas).
 Media Escala de Integración (MSI).- Hasta 100 compuertas lógicas.
 Alta y muy Alta Escala de Integración (LSI y VLSI).- Más de 100 compuertas lógicas.

Hay varias ventajas en el uso de los circuitos MSI. Además de que estos bloques funcionales
realizados en circuito integrado representan la experiencia y el trabajo de diseñadores de
funciones lógicas que es conveniente tener en cuenta para no repetir esfuerzos, su uso conlleva
las siguientes ventajas:

 Realizaciones más compactas (al tener soluciones completas en un sólo circuito

integrado con algunas pocas puertas extra para realizar la adaptación en algunos casos).
 Menos alambrado (puesto que para usar los circuitos MSI sólo se requiere alambrar
entradas y salidas, la función lógica que realizan ya está alambrada en su interior).
 Soluciones modulares (toda la lógica relacionada con una sub función está contenida en
un sólo circuito integrado).
 Facilidad de mantenimiento (por la misma razón que el punto anterior).

Los circuitos combinacionales comercializados en circuito integrado MSI se pueden clasificar

dentro de cuatro grandes divisiones:

 Generadores de paridad
 Multiplexores y demultiplexores
 Codificadores y decodificadores
 Circuitos aritméticos (sumadores y comparadores)

DECODIFICADORES

Un decodificador es un circuito lógico que acepta un conjunto de entradas que representan

números binarios y que activan solamente la salida que corresponde a dicho dato de entrada.
En otras palabras, un decodificador mira a sus entradas determina qué número binario está
presente y activa la salida correspondiente a dicho número. Todas las otras salidas
permanecerán inactivas. El diagrama para un decodificador general se muestra en la figura con
N entradas y M salidas. Debido a que cada una de las N entradas puede ser 0 o bien 1, hay 2N
posibles combinaciones o códigos de entrada. Para cada una de estas combinaciones de entrada
sólo una de las M salidas será activa (ALTA); todas las otras son BAJAS. Muchos decodificadores
están diseñados para producir salidas activas en BAJO, donde solamente la salida seleccionada
es BAJA, en tanto que todas las otras son ALTAS. Esto se indicará por la presencia de pequeños
círculos en las líneas de salida del diagrama del decodificador.
Algunos decodificadores no utilizan los 2N posibles códigos de entrada, sino sólo unos cuantos.
Por ejemplo, un decodificador de BCD a decimal tiene un código de entrada de cuatro bits y 10
líneas de salida que corresponden a los 10 grupos de código BCD que van del 0000 hasta el 1001.
Los decodificadores de este tipo a menudo están diseñados de forma tal que sí cualquiera de los
códigos que no se utilizan se aplican a la entrada, ninguna de las salidas se activaría.

La figura muestra la circuitería para un decodificador con tres entradas y 23 = 8 salidas. Este hace
uso de todas las compuertas AND, de modo que las salidas son activas en ALTO. Para salidas
activas en BAJO se utilizarán compuertas NAND. Observe que para un código de entrada dado,
la única salida que es activa (ALTA) es la que corresponde al decimal equivalente del código de
entrada binario (por ejemplo, la salida O6 pasa a ALTO cuando CBA – 1102 = 610).
Este decodificador se puede denominar de varias maneras. Puede llamársele decodificador de
3 a 8 líneas, ya que tiene tres líneas de entrada y ocho líneas de salida. También se le podría
denominar decodificador de binario a octal o convertidor de binario a octal debido a que toma
un código binario de entrada de tres bits y activa una de las ocho salidas (octal) correspondiente
a ese código. También se le conoce como decodificador l de 8, ya que sólo una de las ocho salidas
se activa a la vez.

Entradas de HABILITACIÓN
Algunos decodificadores tienen una o más entradas de HABILITACIÓN que se utilizan para
controlar la operación del decodificador. Por ejemplo, consulte el decodificador de la figura y
suponga que tiene una línea común de HABILITACIÓN conectada a una cuarta entrada de cada
compuerta. Con esta línea de HABILITACIÓN mantenida en ALTO, el decodificador funcionará
normalmente y el código de entrada A, B, C determinará qué salida es ALTA. Con la
HABILITACIÓN sostenida en BAJO, sin embargo, todas las salidas serán forzadas a estar en el
estado BAJO, independientemente de los niveles en las entradas A, B, C Así, el decodificador es
habilitado solamente si la HABILITACIÓN es ALTA.
Decodificadores de BCD a decimal
La figura muestra el diagrama lógico de un decodificador 7442 de BCD a decimal. El circuito
también se consigue como 74LS42 y 74HC42. Cada salida cambia hacia el nivel BAJO sólo cuando
se aplica su correspondiente entrada BCD. Por ejemplo, ̅̅̅ 𝑂5 cambia hacia el nivel BAJO
̅̅̅
únicamente cuando DCBA = 0101; 𝑂8 lo hace cuando DCBA = 1000. Para aquellas combinaciones
de entradas que no son válidas para BCD, ninguna de las salidas se activa. Este decodificador
también se conoce como decodificador de 4 a 10 o decodificador de l a 10. El símbolo lógico y la
tabla de verdad del 7442 también aparecen en la figura. Observe que este decodificador no tiene
entrada de habilitación.

(a) Diagrama lógico del decodificador 7442 de BCD a decimal; (b) Símbolo lógico; (c) tabla de
verdad

Decodificador/manejador de BCD a decimal

El TTI. 7445 es un decodificador/manejador de BCD a decimal. El término "manejador" se añade
a la descripción del CI porque éste tiene salidas de colector abierto que pueden trabajar con
corrientes y voltajes mayores que los límites de una salida TTL común. Las salidas del 7445
pueden consumir hasta 80 mA en el estado BAJO y ser llevadas hasta 30 V en el estado ALTO.
Estas características las hacen adecuadas para manejar de manera directa cargas tales como
indicadores de LED o lámparas, relevadores o motores de dc.

Aplicaciones del decodificador

Los decodificadores se emplean todas las veces que es necesario activar una salida o grupo de
éstas cuando se presenta una combinación específica de niveles de entrada. Estos niveles
frecuentemente son proporcionados por las salidas de un contador o registro. Cuando las
entradas del decodificador provienen de un contador al que llegan pulsos de manera continua,
las salidas del decodificador se activan en forma secuencial y se pueden emplear para
temporizar o poner señales en secuencia para apagar y encender dispositivos en instantes
específicos.

CODIFICADORES

La mayoría de los decodificadores aceptan un código de entrada de N bits y produce un estado

ALTO (o BAJO) en una y sólo una línea de salida. En otras palabras, podemos decir que un
decodificador identifica, reconoce o bien detecta un código específico. Lo opuesto a este
proceso de decodificación se denomina codificación y es realizado por un circuito lógico que se
conoce como codificador. Un codificador tiene varias líneas de entrada, sólo una de las cuales
se activa en un momento dado, y produce un código de salida de N bits, según la entrada que
se active. La figura es el diagrama general de un codificador con M entradas y N salidas. Aquí las
entradas son activas en ALTO, lo cual significa que normalmente son BAJAS.

Diagrama general del codificador

Ya vimos que un decodificador de binario a octal (o decodificador de 3 a 8 líneas) acepta como

entrada un código de tres bits y activa una de las ocho líneas que corresponde al código. Un
codificador de octal a binario (o codificador de 8 a 3 líneas) lleva a cabo la función opuesta;
acepta ocho líneas de entrada y produce un código de salida de tres bits que corresponde a la
entrada activada. La figura muestra la lógica del circuito y la tabla de verdad para un codificador
de octal a binario con entradas activas en BAJO.
Al estudiar la lógica del circuito, se puede verificar que un nivel BAJO en cualquiera de las
entradas producirá como salida el código binario correspondiente a la entrada. Por ejemplo, un
estado BAJO en ̅̅̅
𝐴3 (mientras las demás entradas permanecen en ALTO) dará como resultado O2
= 0, O1 = 1, y O0 = 1, que es el código binario correspondiente a 3. Observe que ̅̅̅ 𝐴0 no está
conectada a las compuertas lógicas porque las salidas del codificador normalmente son 000
cuando ninguna de las entradas desde ̅̅̅𝐴1 hasta ̅̅̅
𝐴9 se encuentran en el estado BAJO.

Circuito lógico correspondiente a un codificador de octal a binario

Codificadores de prioridad
Una versión modificada del circuito de la figura, denominada codificador de prioridad, incluye la
lógica necesaria para asegurar que cuando dos o más entradas son activadas al mismo tiempo,
el código de salida corresponderá al de la entrada que tiene asociado el mayor de los números.
Por ejemplo, cuando ̅̅̅
𝐴3 y ̅̅̅
𝐴5 se encuentran en BAJO, el código de salida será 101 (5). De manera
similar, cuando ̅̅̅
𝐴6 ̅̅̅
𝐴2 y ̅̅̅
𝐴0 están todas en el estado BAJO, el código de salida es 110 (6). Los
CI74148, 74LS148 y 74HC148 son todos codificadores de prioridad de octal a binario.

MULTIPLEXORES (Selectores de datos)

Un multiplexor (MUX) es un circuito combinacional que selecciona una entrada y la transfiere a

la salida. La selección de la entrada, o dato, se realiza según un conjunto de valores de las
variables de control.
Poseen por tanto, n entradas de selección, para 2n entrada de datos, proporcionando dos
salidas: una para el dato directo y otra para el dato negado.

Diagrama funcional de un multiplexor digital

El multiplexor actúa como un interruptor de posiciones múltiples controlado digital mente,

donde el código digital que se aplica a las entradas de SELECCIÓN controla qué entradas de datos
serán trasladadas hacia la salida. Por ejemplo, la salida Z será igual a la entrada de datos I0 de
algún código de entrada de SELECCIÓN determinado; Z será igual a I1 para otro código de entrada
de SELECCIÓN específico, y así sucesivamente. Dicho de otra manera, un multiplexor selecciona
una de N fuentes de datos de entrada y transmite tos datos seleccionados a un solo canal de
salida. A esto se le llama multiplexaje.

Multiplexor básico de dos entradas

La figura muestra la circuitería lógica de un multiplexor de dos entradas, I0 e I1 y una entrada de
SELECCIÓN S. El nivel lógico que se aplica a la entrada S determina qué compuerta AND se
habilita, de manera que su entrada de datos atraviese la compuerta OR hacia la salida Z. Viendo
esto desde otro punto de vista, la expresión booleana de la salida es:

𝑍 = 𝐼0 ∙ 𝑆̅ + 𝐼1 ∙ 𝑆
 Multiplexor de dos entradas

Con S=0, esta expresión se convierte en:

𝑍 = 𝐼0 ∙ 1 + 𝐼1 ∙ 0
𝑍 = 𝐼0

Lo cual indica que Z será idéntica a la señal de entrada I0, que puede ser un nivel lógico fijo o
bien, una señal lógica que varía con el tiempo. Con S=1, la expresión se transforma en:
𝑍 = 𝐼0 ∙ 0 + 𝐼1 ∙ 1

Lo cual muestra que la salida Z será idéntica a la señal de entrada I1.

Multiplexor de cuatro entradas

Se puede aplicar la misma idea básica para formar el multiplexor de cuatro entradas que se
muestra en la figura. Aquí hay cuatro entradas que se transmiten en forma selectiva a la salida
con base en las cuatro combinaciones posibles de las entradas de selección S1 S0. Cada entrada
de datos se accesa con una combinación diferente de niveles de entrada de selección. I0 se
captura con selección 𝑆̅1 𝑆
̅̅̅0 de manera que I0 pasará a través de su compuerta AND hacia la
salida Z sólo cuando S1=0 y S0=0. La tabla de la figura da las salidas de otros tres códigos de
selección de entrada.

Multiplexor de cuatro entradas

En las familias lógicas TTL y CMOS se dispone regularmente de multiplexores de dos, cuatro,
ocho y dieciséis entradas. Estos CI básicos pueden ser combinados para el multiplexaje de un
gran número de entradas.

Multiplexor de ocho entradas

La figura (a) muestra el diagrama lógico del multiplexor de ocho entradas 74151 (74LS151,
74HC151). Este multiplexor tiene una entrada de habilitación 𝐸̅ , y ofrece salidas normales e
invertidas. Cuando 𝐸̅ = 0, las entradas de selección S2 S1 S0 seleccionarán una entrada de datos
(desde I0 hasta I1) para pasar hacía la salida Z.
Cuando 𝐸̅ = 1, el multiplexor es des habilitado de manera que Z=0, independientemente del
código de entrada de selección. Esta operación se resume en la figura (b), y el símbolo lógico
74151 se muestra en la figura (c).

(a) Diagrama lógico del multiplexor 74151; (b) Tabla de verdad; (c) Símbolo lógico

Aplicaciones de los multiplexores.

Los circuitos multiplexores encuentran numerosas y variadas aplicaciones en sistemas digitales

de todos los tipos. Estas aplicaciones incluyen selección y dirección de datos, secuencia de
operaciones, conversión de paralelo a serial, generación de ondas y generación de funciones
lógicas.

DEMULTIPLEXORES (Distribuidores de datos)

En realidad no existen como tales, sino que vienen definidos por los
decodificadores/demultiplexores.
La función que debe realizar es la inversa de la que realiza el MUX, o sea, debemos seleccionar
una salida por donde transmitir el dato de la entrada.
Por tanto, el circuito constará de 1 entrada de datos, n entradas de selección de salida, y 2n
salidas.
La figura muestra el diagrama general de un demultiplexor (DEMUX). Las flechas grandes que
corresponden a entradas y salidas pueden representar una o más líneas. E1 código de entrada
de selección determina hacia qué salida se transmitirá la entrada de DATOS. En otras palabras,
el demultiplexor toma una fuente de datos de entrada y la distribuye selectivamente a uno de
N canales de salida, igual que un interruptor de posiciones múltiples.

Demultiplexor general

Demultiplexor de 1 a 8 líneas
La figura muestra el diagrama lógico de un demultiplexor que distribuye una línea de entrada a
ocho líneas de salida. La única línea de entrada de datos I se conecta a las ocho compuertas AND,
pero sólo una de estas compuertas será habilitada por las líneas de entrada de SELECCIÓN. Por
ejemplo, con S2 S1 S0 = 0 0 0, solamente la compuerta AND 0 será habilitada, y la entrada de
datos I aparecerá en la salida O0. Otros códigos de SELECCIÓN ocasionan que la entrada I llegue
a las otras salidas. La tabla de verdad resume la operación.
 Demultiplexor de 1 a 8 líneas

El circuito del multiplexor de la figura es muy similar al circuito decodificador de 3 a 8 líneas de

la figura, excepto que se ha agregado una cuarta entrada (I) a cada compuerta. Anteriormente
señalamos que muchos decodificadores en CI tienen una entrada de HABILITACIÓN, que es una
entrada extra que se añade a las compuertas del decodificador. Este tipo de CI decodificador
puede usarse, por tanto, como demultiplexor, con las entradas de código binario (por ejemplo.
A, B, C en la figura) que sirven como las entradas de SELECCIÓN; y la entrada de HABILITACIÓN
que sirve como la entrada de datos I. Por esta razón, los fabricantes de CI a menudo llaman a
este tipo de dispositivo decodificador/demultiplexor y se puede usar para desempeñar una u
otra función.
Demultiplexor de reloj
Muchas aplicaciones del principio de demultiplexaje son posibles. La figura muestra el
demultiplexor 74LS138 que se usa como demultiplexor de reloj. Bajo el control de las líneas de
SELECCIÓN, la señal del reloj es trasladada al destino deseado. Por ejemplo, con S2S1S0 = 000, la
señal de reloj aplicada a I figurará en la salida ̅̅̅
𝑂0 . Con S2S1S0 = 101, la señal de reloj ocurrirá en
̅̅̅
𝑂5 .

El demultiplexor de reloj transmite La señal de éste hacia el destino determinado por el código
aplicado en las entradas de selección.

Comparadores de magnitud

Otro miembro útil de la categoría MSI de CI es el comparador de magnitud. Este es un circuito

combinacional que compara dos cantidades binarias de entrada y genera salidas que indican
qué palabra tiene la mayor magnitud. La figura presenta el símbolo lógico y la tabla de verdad
correspondientes al comparador de magnitud de cuatro bits 74HC85, el cual también se
encuentra disponible como 7485 y 74LS85.
 Símbolo lógico y tabla de verdad para el comparador 74HC85 de cuatro bits

Entradas de datos
El 74HC85 compara dos números binarios sin signo de cuatro bits cada uno. Uno de ellos es
A3A2A1A0 y se llama palabra A; el otro es B3B2B1B0, denominado palabra B. El término "palabra"
se emplea en el campo de las computadoras digitales para designar un grupo de bits que
representa cierto tipo específico de información. En este caso las palabras A y B representan
cantidades numéricas.

Salidas
El 74HC85 tiene tres salidas que son activas en el nivel ALTO. La salida OA>B tiene el nivel ALTO
cuando la magnitud de la palabra A es mayor que la de la palabra B. La salida OA<B tendrá el nivel
ALTO cuando la magnitud de la A es menor que la de la palabra B. La salida OA=B tendrá nivel
ALTO cuando las palabras A y B sean idénticas.

Conexión en cascada de las entradas

La conexión en cascada de varias entradas proporciona un medio para ampliar la operación de
comparación a más de cuatro bits, mediante la conexión de dos o más comparadores de cuatro
bits. Observe que las entradas que se conectan en cascada tienen las mismas etiquetas que las
salidas. Cuando se realiza una comparación con cuatro bits, como en la figura (a), la conexión en
cascada de las entradas debe hacerse tal como se muestra para que el comparador produzca los
resultados correctos.
Cuando dos comparadores están conectados en cascada, las salidas del comparador de menor
orden están conectadas a las correspondientes entradas del comparador de mayor orden. Esto
se ilustra en la figura (b), donde el comparador de la izquierda compara los 4 bits de menor
orden de las dos palabras de 8 bits: A7A6A5A4A3A2A1A0 y B7B6B5B4B3B2B1B0 Las salidas de estos
comparadores se conectan en cascada a las entradas del comparador de la parte derecha, el
cual se encarga de comparar los bits de mayor orden. Las salidas del comparador de mayor
orden son las salidas finales que indican el resultado de la comparación de 8 bits.
 (a) 74HC85 alambrado como comparador de 4 bits; (b) Dos 74HC85 conectados en cascada
para llevar a cabo una comparación de 8 bits.

Aplicaciones
Los comparadores de magnitud se emplean a menudo como parte de la circuitería de
decodificación de direcciones, empleada en las computadoras para seleccionar un dispositivo
específico de entrada/salida o un área de memoria para guardar o recuperar un dato. Estos
dispositivos comparan la dirección generada por el procesador central (CPU) con la que está
alambrada; si son iguales, la salida OA=B del comparador activa el dispositivo correspondiente a
esa dirección. Los comparadores de magnitud también son útiles en aplicaciones de control
donde el número binario que representa una variable física sobre la que se ejerce el control
(posición, velocidad), se compara con un valor de referencia. Las salidas del comparador se
emplean para accionar la circuitería que maneja la variable física con la finalidad de llevarla hacia
el valor de referencia.

Resumen de Circuitos Integrados

Función Circuito Integrado

Decodificadores
 1 de 8 74LS138
1 de 10, o, BCD a decimal 74LS42, 74HC42
Manejador de BCD a decimal 7445
Manejador de BCD a 7 segmentos 7446, 7447
Codificadores
De prioridad de octal a binario 74148, 74LS148, 74HC148
De prioridad de decimal a BCD 74147, 74LS147, 74HC147
Multiplexores
De 8 entradas 74151, 74LS151, 74HC151
Cuádruple de 2 entradas 74157, 74LS157, 74HC157
Demultiplexores
De 1 a 8 líneas 74LS138
Comparadores de magnitud
Comparador de 4 bits 7485, 74LS85, 74HC85

Bibliografía

 Sistemas Digitales – Principios y aplicaciones; Ronald J. Tocci

 http://iplelectronica.blogspot.com/2011/03/circuitos-combinacionales-msi.html