Laboratorio N° 04

30-5-2019

. ALUMNO:
 CHAFLOQUE TASAYCO JESUS 17190168

. PROFESOR: ALARCÓN MATUTTI, RUBÉN

. CURSO: CIRCUITOS DIGITALES.

UNMSM
 Dedicatoria:
A nuestros familiares y compañeros por brindarnos
todo su apoyo y nuestros profesores por
sus enseñanzas formándonos como futuros profesionales.
Pregunta A

-Simulación en DCSH:

a) El sumador de 4 bits usa el complemento a dos para servir también de restador.

Como se observa:

Siendo el rango del sumador de 4 bits: [ −𝟐𝟓−𝟏 a 𝟐𝟓−𝟏 − 𝟏 ] [-16 ; 15]

b) Simular para los casos que los números A (A4 A3 A2 A1) y B (B4 B3 B2 B1) sean
positivos y negativos en complemento a DOS, considere los 4 casos.
Vhdl:
Pregunta C
Diseñar un circuito que convierta un numero binario natural (0-19) en el
correspondiente número en código BCD natural (2 dígitos: unidades y
decenas). Usar un bloque full Adder de 4 bits como base del diseño y
puertas simples de ser necesario.

a. Haciendo la tabla Binario a BCD.

DECIMAL BINARIO NATURAL BCD

0 0000 0000
1 00001 0001
2 00010 0010
3 00011 0011
4 00100 0100
5 00101 0101
6 00110 0110
7 00111 0111
8 01000 1000
9 01001 1001
10 01010 0001 0000
11 01011 0001 0001
12 01100 0001 0010
13 01101 0001 0011
14 01110 0001 0100
15 01111 0001 0101
16 10000 0001 0110
17 10001 0001 0111
18 10010 0001 1000
19 10011 0001 1001
El conversor de binario a BCD. Consiste en un F.A. configurado de tal
manera que suma 6 al binario de entrada si y solo si el binario de entrada
es mayor o igual a 10. Si el binario de entrada es menor de 10 entonces el
F.A. suma 0.

ABCDE OUT
01010 1
01011 1
01100 1
01101 1
01110 1
01111 1
10000 1
10001 1
10010 1
10011 1

Como se observa en la tabla la complicación empieza a partir del 10 en cuyo

caso tenemos que adicionar 6 unidades en binario (0110) para expresar su
correspondiente BCD. Para ello se diseña una función que resulte 1 desde
el 10 hasta el 19.
PARA A=0 PARA A=1

DE DE
00 01 11 10 00 01 11 10
BC BC

00 0 0 0 0 00 1 1 1 1
01 0 0 0 0 01 X X X X
11 1 1 1 1 11 X X X X OUT= B(C+D) + A
10 0 0 1 1 10 X X X X

OUT= BC+BD= B(C+D) OUT= A

Esta función garantiza que se adicione 6 unidades y se exhiba el bit de las
decenas correctamente cuando se active el quinto bit

VHDL
Pregunta E

a. Diseño del comparador:

(𝑁)𝑐1 = (2𝑘 − 1) − 𝑁
Cuando A = B:
La segunda entrada se pone en complemento a 1, de esa manera el F.A. me
arrojara una suma igual a 1111 y un acarreo igual a 0, A = B.
𝐴 = 𝐵 → 𝐴 + (𝐵)𝑐1 = 𝐴 − 𝐵 + (2𝑘 − 1) = (2𝑘 − 1) = 15 = 1111
Cuando A>B:
Al invertir la entrada B siempre obtendremos a través del F.A. un acarreo
de 1 lo que me indicará que B es menor que A.
𝐴 > 𝐵 → 𝐴 − 𝐵 > 0 → 𝐴 + (𝐵 )𝑐1 = 𝐴 − 𝐵 + (2𝑘 − 1) > (2𝑘 − 1)
> 15 𝑐𝑜𝑛 𝑎𝑐𝑎𝑟𝑟𝑒𝑜.
Cuando A<B:
El acarreo será 0, pero las salidas del F.A. conectados a la compuerta AND
no me dará un 1111 así que estos dos lo conectaremos a un XOR para
obtener una salida ALTA que me indique que A<B.
𝐴 < 𝐵 → 𝐴 − 𝐵 < 0 → 𝐴 + (𝐵 )𝑐1 = 𝐴 − 𝐵 + (2𝑘 − 1) < (2𝑘 − 1)
< 15 𝑠𝑖𝑛 𝑎𝑐𝑎𝑟𝑟𝑒𝑜.
Obteniendo a la salida al restar dos números:
b. Diseño en dsch:

VHDL
Pregunta G
Convertir de BCD (2-4-2-1) conocido como AIKEN a BCD natural. Usar un
F.A. de 4 bits.
a. Haciendo la tabla de BCD a BCD natural:

BCD AIKEN BCD NATURAL

ABCD WXYZ
0 0 0 0 (0) 0000
0 0 0 1 (1) 0001
0 0 1 0 (2) 0010
0 0 1 1 (3) 0011
0 1 0 0 (4) 0100
1 0 1 1 (5) 0101
1 1 0 0 (6) 0110
1 1 0 1 (7) 0111
1 1 1 0 (8) 1000
1 1 1 1 (9) 1001

b. Diseño en DSCH :

DCBA OUT BA
00 01 11 10
1011 1 DC OUT= D
1100 1 00 0 0 0 0
:. 6 en complemento a
1101 1 01 0 X X X
1110 1 dos es 10 = 1010 binario.
11 1 1 1 1
1111 1
10 X X 1 X