Вы находитесь на странице: 1из 4

FACULTAD DE INGENIERÍA - DEPARTAMENTO DE ELECTRÓNICA

CARRERA: ING. ELECTRÓNICA - ÁREA DIGITALES

TÉCNICAS Y DISPOSITIVOS DIGITALES I (Plan 2003)

TP Nº 7 : REGISTROS DE DESPLAZAMIENTO Y CONTADORES

1) Un registro de desplazamiento de 8 bits serie-serie tiene la salida de datos conectada a la


entrada de datos. El contenido de cada uno de los Flip-flops es el siguiente: 000011002=1210.
Indique cuál es el contenido del registro luego de:
a) tres desplazamientos a la izquierda.
b) dos desplazamientos a la derecha.
c) compare los resultados obtenidos en a) y b) con el número original 1210 e indique qué
operación matemática se efectuó en cada caso.

2) Para el contador asincrónico de la figura, donde tpdFF=20 nseg y fCLK = 20 Mhz:


a) Dibuje las formas de onda de las salidas A, B, C y D para una cuenta completa del contador.
Se recomienda utilizar una escala de 1 mm = 5 nseg.
b) Determine si algún estado del contador queda enmascarado por los retardos de propagación.
c) ¿Cuál es la frecuencia máxima de trabajo para un contador de este tipo?
d) Si tomamos las salidas A, B, C, D en forma individual como la frecuencia de entrada dividida
por 2, 4, 8 y 16 respectivamente, ¿cuál será la frecuencia máxima de trabajo?
e) ¿Se pueden reemplazar los FFJK por FF Tipo T?
A B C D

J A J B J C J D
CLK

K K K K

"1"

3) Dado el siguiente circuito, donde todas las entradas J y K están conectadas a "1":
a) ¿Cuál es el módulo del contador?
b) ¿Cuál es la frecuencia máxima de trabajo (suponga retardo cero de CLEAR a SALIDA)?
Grafique.
c) ¿Cómo influye el tpdgate en el conteo si tpdclear = 0?
d) Determine la frecuencia máxima de trabajo considerando todos los retardos.

Q0 Q1 Q2 Q3 Q4

J 0 Q0 J1 Q 1 J2 Q2 J3 Q3 J 4 Q4
CLK

K0 K1 K2 K3 K4
CLEAR CLEAR CLEAR CLEAR CLEAR
4) a) Diseñe un contador asincrónico hasta 9, en código BCD 5421, utilizando FFs del tipo J-K
Maestro-Esclavo. Utilice el método de las transiciones.
b) Escriba la expresión general de la frecuencia máxima de conteo para un contador de este tipo.
d) Determine y grafique el diagrama de estados completo.

A (5) B (4) C (2) D (1)


0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0

5) a) Indique cómo conectar un CI 7490 como contador BCD.


b) Indique cómo conectar un CI 7490 tal que divida la frecuencia entrada por 10 y produzca una
salida de onda cuadrada simétrica (ciclo de trabajo 50 %).

6) El contador asincrónico de la figura, de módulo 8, está compuesto por FFs con tpd = 20 nseg
y la frecuencia de los pulsos de reloj (PR) es 10 MHz. Verifique que la frecuencia máxima de
conteo es superior a la frecuencia de PR, para evaluar que se trata de un diseño correcto. A este
contador se le agrega un decodificador activo alto con estructura de compuertas AND
obteniéndose las salidas que se muestran en la figura:

a) Complete el decodificador.
b) Explique porqué aparece el pulso espúreo en la salida 0 cuando se pasa de 001 a 010.
c) Grafique las salidas A,B y C, y marque los lugares de pulso espúreo y a qué código de salida
corresponden.

A B C

J A J B J C

CLK
K K K

"1"

A
B 1 t salida alta solo en 000
C
A
B 2
C
t salida alta solo en 001
A
B 3
C t salida alta solo en 010
7) Dado el circuito de la figura:
a) ¿Cuál es el módulo del contador?
b) Dibuje las formas de onda de las cuatro salidas sin considerar retardos de propagación.
c) Si la frecuencia de entrada es de 18 KHz, ¿cuál es la frecuencia de salida?

R 01 E ntrada
CPA
S a lida 7493
R 02 CPB
QD QC QB QA

8) Con dos CI’s 7493 y ninguna compuerta adicional, diseñe un divisor módulo 136. Dibuje la
parte relevante de los diagramas de tiempo QDI, QDII y CLK.

9) a) Diseñe un contador sincrónico de módulo 4 con FFs J-K Maestro-Esclavo. Se dispone de


una señal de entrada "X" que cuando es "0" la cuenta es incremental (UP) y cuando vale "1" es
en disminución (DOWN).
b) Dibuje el diagrama de estados.

10) Diseñe un contador sincrónico en código binario natural de módulo 8 utilizando FFs T.

11) a) Dibuje el diagrama de estados de un contador sincrónico de módulo 5 que siga la


secuencia de la tabla. Diséñelo utilizando FFs R-S. No utilice como redundancia los estados no
incluidos en la secuencia.

N N+1
S3 S4
S4 S5
S5 S6
S6 S7
S7 S3

b) Suponga que el contador diseñado cae, debido al ruido, en alguno de los estados no
permitidos. Verifique si a partir de dichos estados se llega a la secuencia permitida. Puede
efectuar el análisis de las ecuaciones características de los FFs, reemplazando valores
para los sucesivos pulsos de reloj. Dibuje el diagrama de estados correspondiente.
c) Rediseñe el contador utilizando los estados no permitidos como redundancias.
d) Repita el inciso b) para el nuevo diseño.

12) Diseñe un contador sincrónico en código Johnson de 3 bits.

Q2 Q1 Q0
0 0 0
0 0 1
0 1 1
1 1 1
1 1 0
1 0 0
a) en base a un FF J-K disparado por flanco negativo para Q0, seguido de un FF D disparado por
flanco positivo y luego un FF R-S disparado por flanco negativo. Todos los FF poseen entrada de
CLEAR activo bajo. Utilice los estados S2 y S5 como redundancias en el diseño.
b) Verifique si se llega a la secuencia original a partir de alguno de los estados no permitidos.
c) Si no se verifica b), indique dos soluciones generales y verifíquelas para este caso particular.

13) Un CI 74192 se prefija en el estado S14. ¿Cuál es el estado del contador luego de:
a) 5 pulsos de reloj en la entrada de conteo progresivo.
b) 5 pulsos de reloj en la entrada de conteo regresivo.

14) Dado el integrado siguiente, dibuje las formas de onda de PR, QA, QB, QC y C0=L.
¿En alguna de las salidas aparece la frecuencia de entrada dividida por 3? ¿porqué?

1 1 0 0

D C B A CL L

PR CU
74193 C0

"1" CD B0
Q0 Q1 Q2 Q3

15) Utilizando un CI 74193 y su entrada de conteo descendente implemente un divisor por 5.


Indique claramente la salida.

16) El siguiente circuito es un contador en anillo cuya secuencia de cuenta es Q0 Q1 Q2 Q3 =


1000 - 0100 - 0010 - 0001 - 1000 - ...

a) Demuestre que si el contador cae en un estado diferente de los de la secuencia permitida, no


retorna a esta última.
b) Considere que el contador se modifica para que la entrada D0 = Q0.Q1.Q2. Demuestre que el
contador ahora sí retorna a la secuencia permitida.

Q0 Q1 Q2 Q3

SET

D 0 Q0 D1 Q1 D 2 Q2 D3 Q 3

CLEAR CLEAR CLEAR

INICIO

CLK