U.N.M.S.

M
(Universidad del Perú, Decana de América)
FACULTAD DE INGENIERIA ELECTRONICA Y ELECTRICA

INFORME PREVIO

EXPERIENCIA N° 5
CIRCUITOS CODIFICADORES Y DECODIFICADORES

 Tipo de informe: individual

 Profesor: Ing. Casimiro Pariasca, Oscar

 Alumno: Sánchez López Felipe Antonio

 Código: 16190099

 Horario: jueves 12-2pm

─ Jueves, 06 de junio del 2019─

 UNMSM – FIEE LAB. DE CIRCUITOS DIGITALES I

INFORME PREVIO Nº 5
1. ¿Qué es un circuito codificador? ¿Y un decodificador? Explique

CIRCUITO CODIFICADOR
Un codificador es un circuito combinacional con un conjunto de entradas (2 N) y un
número de salidas N cuyo propósito es mostrar en la salida el código binario
correspondiente a la entrada activada.

Por ejemplo, un codificador de 4 entradas X0, X1, X2, X3 y 2 salidas S0, S1. Si se
activa la entrada X0 mediante la introducción de un 1, el código mostrado a la
salida será S0S1=00. Y así para el resto de las entradas: X1 activará una salida
01, X2 activará una salida 10 y X3 activará una salida 11.

Obsérvese que el valor en binario de la salida en su conjunto 00, 01,10, 11 es

igual al número decimal de la entrada activada 0, 1, 2,3 que acompaña a la letra
‘X’.

Las funciones algebraicas de un codificador se pueden deducir a partir de su

funcionamiento. Por ejemplo, en el caso de que se disponga de un codificador de
4 entradas (y dos salidas) éstas serán:
 S0= X1 + X3
 S1= X0 + X2

Sánchez López Felipe Antonio

2
UNMSM – FIEE LAB. DE CIRCUITOS DIGITALES I

Para ello, se ha tenido en cuenta que la salida S0 sólo vale 1 para los valores 1 y
3 (en decimal) o 01 y 11 (en binario). La salida S1 sólo vale 1 para los valores 2 y
3 (en decimal) o 10 y 11 (en binario).
Para obtener estas funciones se ha considerado que nunca va a producirse una
combinación a la entrada que tenga más de un 1 y por lo tanto, no importa el valor
que produce a la salida esa situación. Todo ello lo podríamos resumir en la
siguiente tabla de verdad resumida en la que sólo se han puesto 4 combinaciones
de las 24=16 posibles. Las celdas sombreadas en azul son las salidas.

Si en algún momento se activarán más de una entrada, la salida no estaría

definida, es decir, no se puede saber a priori qué valor se obtendría. Dependiendo
de cómo se haya diseñado puede haber variaciones entre unos dispositivos y
otros.

CIRCUITO DECODIFICADOR
Los decodificadores efectúan la operación inversa de los codificadores. Disponen
de un conjunto N de entradas y un conjunto 2N de salidas. Cuando aparece un
código binario a la entrada, se activa (tiene un 1) la salida identificada con el
número decimal equivalente.

Sánchez López Felipe Antonio

3
UNMSM – FIEE LAB. DE CIRCUITOS DIGITALES I

En el siguiente ejemplo, se plantea un codificador de 2 a 4, que tiene la siguiente

tabla de verdad (las celdas sombreadas en azul son las salidas):

En esta tabla se disponen dos entradas E1, E0 y 4 salidas Z3, Z2, Z1 y Z0. Se
activará un 1 en la salida correspondiente al código introducido en la entrada.
Las funciones de salida son bastante sencillas de obtener a partir de esta tabla de
verdad:
 Z3 = E1·E0
 Z2 = E1·E0′
 Z1 = E1’·E0
 Z0 = E1’·E0′
Se puede considerar que la función de estos dispositivos es la de generar
los 2N minitérminos de las “N” variables de entrada. Esta visión es muy

Sánchez López Felipe Antonio

4
 UNMSM – FIEE LAB. DE CIRCUITOS DIGITALES I

interesante porque pueden ser utilizados para la implementación de cualquier

función algebraica del mismo número de variables.

2. Explique el funcionamiento del circuito 74LS147, circuito codificador de

prioridad de entrada decimal y salida BCD.

CIRCUITO 74LS147

FUNCIONAMIENTO:
El funcionamiento del codificador es bastante sencillo, cuando se activa una de las
entradas del 0 al 8 mediante un 0, sale a la salida el número en digital, en nivel bajo, de la
entrada que ha sido activada. Por Ej. Si se activa la entrada 4 mediante un 0, en la salida
aparecerá 1 0 1 1. Siendo la salida D= 1, C= 0, B= 1, A= 1.

Sánchez López Felipe Antonio

5
 UNMSM – FIEE LAB. DE CIRCUITOS DIGITALES I

TABLA DE LA VERDAD

SALIDA ENTRADA

3. Analizar la operación del decodificador 74LS47 y su uso con un display de

siete segmentos de ánodo común. ¿Cómo hallaría experimentalmente cada
uno de los terminales de un display de siete segmentos de ánodo común?

La Figura 6.2 (a) muestra

un decodificador/manejador de
BCD a 7
segmentos (TTL 7447) que se
utiliza para manejar una
presentación LED de 7 segmen
tos. Cada segmento consta de
uno o dos LED.
Los ánodos de los LED están
todos unidos a Vcc (+5V).
Los cátodos de los LED están
conectados a través de
resistencia limitadoras de
corriente a las salidas
adecuadas del decodificador /
manejador. Éste tiene salidas
activas en BAJO que son
transistores manejadores de
colector abierto que pueden dispar una corriente bastante grande.
Esto se debe a que las presentaciones LED pueden requerir 10mA a 40mA por segundo,
según su tipo y tamaño

Sánchez López Felipe Antonio

6
 UNMSM – FIEE LAB. DE CIRCUITOS DIGITALES I

Para ilustrar la operación de este circuito, suponer que la

entrada BCD es A=0, B=1, C=0 y D=1, que es 5 en BCD. Con estas entradas las salidas
del decodificador/manejador a', f', g', c' y d' serán llevadas al estado BAJO (conectadas a
tierra), permitiendo que fluya corriente a través de los segmento LED a, f, g, c y d,
presentando con esto el número 5. Las salidas b' y e' serán ALTAS (abiertas); así que los
segmentos LED b y e no enciendan.
El decodificador/manejador 7447 está diseñado para activar segmentos específicos aún
de códigos de entrada mayores de 1001 (9). La Figura 6.2 (b) nuestra cuáles segmentos
son activados para cada uno de los códigos de entrada de 0000 a 1111 (15). Notar que un
código de entrada
de 1111 borrará todos los
segmentos.

La presentación visual LED que se utiliza en la Figura 6.2 es un tipo de ánodo común,
donde los cátodos de cada segmento se interconectan y se conectan a tierra. Este tipo de
presentación visual tiene que ser manejada por un decodificador/manejador de
datos BCD a 7 segmentos con salidas activas en ALTO que apliquen un voltaje alto a
los ánodos de aquellos segmentos que vayan a ser activados.

4. Analizar y simular el funcionamiento del decodificador 74139 , 74138 y 7415

Sánchez López Felipe Antonio

7
UNMSM – FIEE LAB. DE CIRCUITOS DIGITALES I

DECODIFICADOR 74139
El circuito integrado 74139 es un circuito
integrado que tiene la función de un doble
decodificador / demultiplexor binario de 2 bits
(1:4).
Con las tres entradas que posee el circuito
podemos realizar 4 combinaciones diferentes
en binario, de 00 a 11 que nos activarán una
de las salidas Yn.
Una de las utilidades que tiene en la práctica
es para seleccionar memorias y periféricos en
el espacio de memoria de los sistemas con
microprocesadores.
La habilitación del 74139 se realiza cuando la
entrada G (G1 o G2) la llevamos a nivel bajo.
Con este decodificador/demultiplexor se
pueden realizar otros más grandes haciendo uso de la entrada G.

La relación de pines de este integrado es la siguiente:

 A, B: Entradas de selección, según la combinación binaria que coloquemos
tendremos activada la salida Yn correspondiente.
 G: Entrada de validación, activa a nivel bajo.
 Y0, Y1, Y2, Y3: Salidas del decodificador activas a nivel bajo (0V), solo
puede haber una activa a nivel bajo.

DECODIFICADOR 74138

Sánchez López Felipe Antonio

8
UNMSM – FIEE LAB. DE CIRCUITOS DIGITALES I

El circuito integrado 74138 es un circuito

integrado que tiene la función de
decodificador / demultiplexor binario de 3 bits
(1:8).
Con las tres entradas que posee el circuito
podemos realizar 8 combinaciones
diferentes, de 000 a 111 que nos activaran
una de las salidas Yn.
Este circuito integrado se utiliza mucho para
seleccionar memorias y periféricos en el
espacio de memoria de los sistemas con
microprocesadores.
La habilitación del 74138 se activa sólo
cuando se cumple la siguiente ecuación de
los pines de entrada.

La relación de pines de este integrado es la siguiente:

 A, B, C: Entradas de selección, según la combinación binaria que
coloquemos tendremos activada la salida Yn correspondiente.
 G1, G2A, G2B: Entradas de validación, la primera activa a nivel alto y las
dos siguientes a nivel bajo, si no cumplimos estas condiciones el
decodificador no funcionara.
 Y0, Y1, Y2, Y3, Y4, Y5, Y6, Y7, Y8: Salidas del decodificador activas a nivel
bajo (0V), solo puede haber una activa a nivel bajo.

Sánchez López Felipe Antonio

9
UNMSM – FIEE LAB. DE CIRCUITOS DIGITALES I

DECODIFICADOR 74154
El circuito integrado 74154 es un circuito integrado que tiene la
función de decodificador / demultiplexor binario de 4 bits (1:16).
Con las cuatro entradas que posee el circuito podemos realizar
16 combinaciones diferentes, de 0000 a 1111 que nos activaran
una de las salidas Yn.
Las salidas son del tipo Tótem pole.
La relación de pines de este integrado es la siguiente:
 A_SEL, B_SEL, C_SEL y D_SEL: Entradas de selección,
según la combinación binaria que coloquemos tendremos
activada la salida Yn correspondiente.
 G1 y G2: Entradas de validación o datos activas a nivel
bajo (0V), tenemos que tener las dos activas a nivel bajo
para que funcione el decodificador..
 Y0, Y1, Y2, Y3, Y4, Y5, Y6, Y7, Y8, Y9, Y10, Y11, Y12, Y13, Y14, Y15: Salidas del
decodificador activas a nivel bajo (0V), solo puede haber una activa a nivel bajo.

En la imagen se pude ver el esquema y la tabla de verdad.

Sánchez López Felipe Antonio

10
 UNMSM – FIEE LAB. DE CIRCUITOS DIGITALES I

5. Analizar la operación del decodificador 74LS155 como un decodificador dual

2 x 4 ó como un decodificador simple de 3 x 8.

DECODIFICADOR 74LS155 COMO UN DECODIFICADOR DUAL 2 X 4

Este circuito integrado contiene dos de multiplexores 1:4, que también pueden funcionar
como decodificadores 2 a 4.
La relación de pines de este integrado es la siguiente:

 A y B: entradas de selección comunes a los dos demultiplexores activas a nivel alto (5V).

 1G y 2G: entradas de inhibición o STROBE de los demultiplexores 1 y 2 respectivamente,

activas a nivel bajo (0V).

 1C y 2C: entradas del dato de los demultiplexores 1 y 2 respectivamente. 1C es activa a

nivel alto (5V) y 2C es activa a nivel bajo (0V).

 1Y0, 1Y1, 1Y2, 1Y3: salidas del demultiplexor 1 activas a nivel bajo (0V).

 2Y0, 2Y1, 2Y2, 2Y3: salidas del demultiplexor 2 activas a nivel bajo (5V).

Con esta lógica en los pines, el dato 1C está invertido en las salidas 1Y0, 1Y1, 1Y2, 1Y3,
mientras que el dato 2C no lo está en 2Y0, 2Y1, 2Y2, 2Y3.
La tabla de verdad y el montaje del demultiplexor 1 es la siguiente:

TABLA DE VERDAD:

Sánchez López Felipe Antonio

11
 UNMSM – FIEE LAB. DE CIRCUITOS DIGITALES I

Podemos observar que cuando la entrada del Strobe (1G) está a 0 y la del dato (1C) está
a 1, el demultiplexor 1 se comporta como un decodificador de dos entradas (A y B) y
cuatro salidas activas a nivel bajo.

6. En la figura se muestra un circuito decodificador de 5 bits que utiliza el CI

74HC154. Explicar su funcionamiento. ¿Explique cómo funciona si el número
binario es A4A3A2A1A0? ¿Qué resultado obtendremos en las salidas si la
entrada binaria es 10110?

Sánchez López Felipe Antonio

12
 UNMSM – FIEE LAB. DE CIRCUITOS DIGITALES I

El circuito nos muestra que las entradas de habilitación del primer codificador
están conectadas a través de un inversor 74LS04 a las entradas de
habilitación del otro decodificador, es decir, solamente un decodificador está
activo a la vez, por otro lado se tienen 4 bits de entrada y por consiguiente 16
combinaciones posibles, por lo tanto si aplicamos los datos 10110, primero
notamos que el primer decodificador queda inhabilitado, mientras que el
segundo queda habilitado, la combinación correspondiente a los bits
A3A2A1A0 es 0110 que corresponde a la ubicación número 6 (decimal), que
para el segundo decodificador es la número 6 (en la simulación), entonces
tendremos la activación(salida ‘0’) del puerto 6 del segundo decodificador de
5 bits.
7. Un circuito combinacional tiene 3 entradas X, Y, Z y 3 salidas F1, F2, F3
donde:
XZ+ ¿/ X / Y / Z
F 1=¿
F 2 ¿/ X Y + X /Y / Z
¿ X Y +¿/ X /Y Z
F 3¿
Nota: /X = X negado, etc, etc.
Implementar con un CI decodificador 74LS155 y compuertas básicas.
También lo puede implementar con otros decodificadores.
Trataremos de simplificar las funciones F1, F2, F3:

Sánchez López Felipe Antonio

13
UNMSM – FIEE LAB. DE CIRCUITOS DIGITALES I

XZ+ ¿/ X / Y / Z
F 1=¿
Sabemos por el álgebra Booleana que:
LEY DEL ELEMENTO NEUTRO: XZ=XZ∗1
+¿/Y =1
LEY DEL COMPLEMENTO:
Y¿
Por lo tanto:
+¿/ Y
Y ¿+¿/ X /Y / Z

XZ ¿
F 1=¿
XYZ + X /Y Z +¿/ X /Y /Z
F 1=¿
¿/X
¿
+¿ /Z
¿/X
¿
+¿ /Z
+¿/(X +Y + Z)
¿
¿
+¿/¿
+¿/ Y ¿ ¿
¿
¿
F 1 ¿ /¿
¿/ X
¿
+¿/Z
+¿/Z
¿
+¿/Y ¿∗¿
¿
¿
¿
F 1 ¿/¿

 F 2 ¿/ X Y + X /Y / Z

F 2=¿ X Y Z+ ¿ X Y /Z + X /Y / Z
F 2=¿ [(X + ¿Y + ¿ Z)∗( X +¿ Y +Z )∗(¿ X +Y + Z)]

Sánchez López Felipe Antonio

14
UNMSM – FIEE LAB. DE CIRCUITOS DIGITALES I

¿ X Y +¿/ X /Y Z

F 3¿
F 3=XYZ+ XY /Z +¿ X /YZ
(¿ X +¿ Y +¿ Z)(¿ X+ ¿ Y + Z )(X +Y +¿ Z)
F 3=¿ ¿

Entonces el circuito será:

Sánchez López Felipe Antonio

15
UNMSM – FIEE LAB. DE CIRCUITOS DIGITALES I

BIBLIOGRAFIA
 http://html.rincondelvago.com/codificadores-y-decodificadores_multiplexores-y-
demultiplexores.html

 http://e-
ducativa.catedu.es/44700165/aula/archivos/repositorio/4750/4923/html/2_decodificador
es.html

 http://es.scribd.com/doc/43220345/Decodificador-7447

 http://electronica-teoriaypractica.com/circuito-7447-ttl/

 https://www.google.com.pe/url?
sa=t&rct=j&q=&esrc=s&source=web&cd=3&cad=rja&uact=8&sqi=2&ved=0CDMQFjAC&url
=http%3A%2F%2Fww2.educarchile.cl%2FUserFiles%2FP0029%2FFile
%2FObjetos_Didacticos%2FELO_02_TEL%2FRecursos_Conceptuales
%2FDecodificador_7447.doc&ei=A4uWU9TKBM_lsASp9YIQ&usg=AFQjCNF72zdiEc-
sSFDNcf1D-misMU1wWw&sig2=OEIqFBpcaJ_1TOjDDB9uIw&bvm=bv.68445247,d.cWc

 http://www.uco.es/organiza/departamentos/aceyte/electronica/rss01/OrCAD/teoria/14.p
df

 http://meteo.ieec.uned.es/www_Usumeteog/comp_comb_demultiplexores.html

 https://riunet.upv.es/bitstream/handle/10251/17421/v2_generacion_funciones_con_deco
s_salida_bajo.pdf?sequence=1

Sánchez López Felipe Antonio

16