Uptc-Sogamoso. Avilés, Grimaldos, López. Conversores en VHDL.
CONVERSORES ADC USANDO FPGAs
Alejandro Avilés, Laura Grimaldos, Jhon López.
{alejandro. aviles01, laura.grimaldos, jhon.lopez03}@uptc.edu.co
Universidad Pedagógica y Tecnológica de Colombia.
Resumen: el siguiente informe muestra la implementación y
funcionamiento de conversores análogo-digital (ADCS) los
cuales están sintetizados en código VHDL. Cada conversor
posee características especiales y otras muy similares llegando
a tener ventajas muy buenas, así como puntos débiles en cuanto
a velocidad de conversión y costos, entre otros.
Índice de Términos— Conversor, análogo, digital, divisor de
frecuencia.
I. INTRODUCCIÓN.
Un convertidor A/D toma un voltaje de entrada analógico y
después de cierto tiempo produce un código de salida digital
que representa la entrada analógica.
La conversión analógico-digital es el proceso de convertir
la salida del circuito de muestreo y retención en una serie de
códigos binarios que representan la amplitud de la entrada
analógica en cada uno de los instantes de muestreo. El proceso
de muestreo y retención hace que se mantenga constante la
amplitud de la señal analógica de entrada entre sucesivos
impulsos de muestreo; así, la conversión analógico-digital
puede realizarse utilizando un valor constante, en lugar de
permitir que la señal analógica varíe durante el intervalo de
conversión, que es el intervalo comprendido entre los impulsos
de muestreo. La Figura 1ilustra la función básica de un
convertidor analógico-digital (ADC). Los intervalos de
muestreo se indican mediante líneas de puntos.
II. OBJETIVOS
 Identificar las diferencias entre los diferentes conversores
análogo-digital.
 Implementar en código VHDL los conversores ADCs
requeridos.
 Diseñar, describir y sintetizar en la FPGA un conversor
análogo digital tipo rampa sencilla, rampa doble y
aproximaciones sucesivas (SAR).
III.MARCO TEÓRICO
 Conversor: dispositivo que adapta los ficheros
codificados en un determinado programa o sistema a
otro.[1]
 ADC: Un convertidor analógico-digital toma un
voltaje de entrada analógico, y después de cierto tiempo
produce un código de salida digital que representa a la entrada
analógica. Por lo general, el proceso de conversión AID es más
complejo y consume más tiempo que el proceso D/A, por lo
cual se han desarrollado y utilizado varios métodos.
 SAR: Una ADC de aproximación sucesiva es un tipo
de convertidor analógico a digital que convierte una forma de
onda analógica continua en una representación digital discreta
a través de una búsqueda binaria a través de todos los niveles
de cuantificación posibles antes de converger finalmente en una
salida digital para cada conversión.[2]
 Rampa sencilla: Una de las versiones más simples del
ADC general utiliza un contador binario como registro y
permite que el reloj incremente el contador un intervalo a la vez.
A este ADC se le conoce como ADC de rampa sencilla debido
a que la forma de onda en es una rampa de intervalo por
intervalo (en realidad una escalera).[3]
 Divisor de frecuencia: es un dispositivo electrónico
que divide la frecuencia de entrada en una relación casi siempre
entera o racional. La forma de la señal de salida puede ser
simétrica o asimétrica. La señal de entrada frecuentemente tiene
forma de una onda cuadrada pero también puede ser sinusoidal
o de otras formas.[4]
 Muestreo: El muestreo es el proceso de tomar un
número suficiente de valores discretos en determinados puntos
de una forma de onda como para poder definir adecuadamente
esa forma de onda. Cuantas más muestras se tomen, más
precisamente se podrá definir esa forma de onda. El muestreo
convierte una señal analógica en una serie de impulsos, cada
uno de los cuales representa la amplitud de la señal en un
determinado instante.
IV. DESCRIPCIÓN DEL LABORATORIO
PARTE I
Circuito de muestreo y retención:
Figura 1. Representación del circuito de muestreo y retención.
Uptc-Sogamoso. Avilés, Grimaldos, López. Conversores en VHDL. 2

En la figura 1 se muestra el circuito implementado para

efectuar el proceso de muestreo retención de la señal analógica
de entrada para su posterior conversión. Por lo que es necesario
diseñar los valores de R y C para que el circuito trabaje de forma
adecuada.

Diseño de R y C para el circuito de muestreo y retención:

Escogemos una frecuencia

𝑓 = 71 𝐻𝑧 Figura 1.2. Señal muestreada y retenida.
1
𝑇 = ( ) = 14.08 𝑚𝑆
𝑓
Número de muestras  60
14.04𝑚𝑆
𝑇𝑚 = ( ) = 235 µ𝑆
60
Hallamos el 10% del Tm para crear los pulsos de muestreo

235 µ𝑆 ∗ 10% = 23.5 µ𝑆

Hallamos el 10% del Tm para hacer el conteo generado por la

rampa

235 µ𝑆 ∗ 90% = 211.5 µ𝑆

Sabemos por la ecuación de carga de un condensador que éste

se carga en 5𝜏 donde:

𝜏 =𝑅∗𝐶
Figura 1.3. Retención de la señal de entrada.
Utilizamos el 10% del Tm que es lo que necesita el
condensador para que se cargue y lo igualamos a la ecuación La figura 1.1 se visualizan los pulsos de reloj usados para
de carga muestrear y retener la señal de entrada, en cada pulso de reloj
se toma una muestra de la señal analógica para ser retenida
23.5 ∗ 10−6 = 5 ∗ 𝑅 ∗ 𝐶 como se evidencia en la figura 1.2 y 1.3 que presentan la señal
de entrada muestreada y retenida.
Suponiendo el valor del condensador 𝐶 = 100 𝑛𝐹 despejamos
R y obtenemos  𝑅 = 47 Ω
PARTE II

Implementación de ADC Rampa Sencilla.

Figura 1.1. Pulsos de muestreo.

Figura 2. Esquema ADC rampa sencilla.

Uptc-Sogamoso. Avilés, Grimaldos, López. Conversores en VHDL. 3

En la figura 2 se aprecia el esquema que se implementó en la

descripción de hardware realizada en VHDL.

Figura 2.4. Señal reconstruida.

La reconstrucción de la señal convertida de analógica a digital

se presenta en la figura 2.4. junto con la señal original de
entrada.
Figura 2.1. Rampa generada con cada pulso de reloj.

PARTE III
Implementación de ADC SAR.

Figura 2.2. Rampa generada de acuerdo a la señal muestreada y

retenida

Figura 3. Esquema de ADC SAR.

Figura 2.3. Rampas de conversión.

En la figura 2.1 se observa la generación de la rampa en cada

flanco de bajada del pulso de reloj para realizar la conversión
del valor de la señal retenida, como se aprecia en las figuras 2.2
y 2.3 respectivamente.
Figura 3.1. Señal mostrada en la salida del comparador.
Uptc-Sogamoso. Avilés, Grimaldos, López. Conversores en VHDL. 4

CONCLUSIONES

 El conversor SAR posee ventajas importantes como su

sencilla implementación, bajo costo y buen desempeño.
 El muestreo y retención es una parte muy importante en la
conversión de analógico-digital, puesto que, si no se realiza
adecuadamente, los conversores no realizan bien su
propósito.
 La conversión de un voltaje positivo sinusoidal puede tener
recortes y no mostrarse de manera correcta ya sea en los 7
segmentos de la FPGA o en cualquier otro elemento de
visualización debido al offset que se aplica en el generador.
Figura 3.2. Aproximaciones sucesivas
REFERENCIAS

[1] Definición Conversor, (2017), Word Reference., URL:

http://www.wordreference.com/definicion/conversor.
[2] W. Kester and inc. Analog Devices, Data conversion
handbook. Elsevier, 2005.
[3] T. L. Floyd, Fundamentos de sistemas digitales. 2006.
[4] Divisor de frecuencia, (2016), Wikipedia, URL:
https://es.wikipedia.org/wiki/Divisor_de_frecuencia.

Figura 3.3. Aproximaciones sucesivas

La salida del comparador presentado en la figura 3.1 es la

encargada de hacer que el valor que se está comparando se
guarde o no para la conversión de cada valor, como se evidencia
en las figuras 3.2 y 3.3 donde se representa los valores de las
aproximaciones de los valores comparados que se guardaron.

Figura 3.4. Señal reconstruida y señal de entrada original.

En la figura 3.4 se muestra la señal reconstruida y la señal de

entrada original.