Вы находитесь на странице: 1из 11

LABORATORIO CIRCUITOS DIGITALES.

LABORATORIO Nº 4.

Presentado por

Oscar Javier Ramos Hernández

Dirigido a:

Jorge Caicedo Ortiz

Universidad de la Costa CUC

1
LABORATORIO CIRCUITOS DIGITALES.

LABORATORIO Nº 4.

COMPUERTA “O EXCLUSIVO” Y SUS APLICACIONES.

1. OBJETIVO
1.1. Estudiar el método de Generación de la función “o” exclusivo (OR
exclusivo =XOR).
1.2. Construir los circuitos del medio-sumador y medio-substractor.
1.3. Construir un comparador binario.
1.4. Construir un generador de paridad.

2. EQUIPOS Y DISPOSITIVOS UTILIZADOS


Demostrador PB503.
IC tipo 7400.
IC tipo 7402.
IC tipo 7404.
IC tipo 7420.
IC tipo 7486.

3. DESARROLLO

La compuerta “o” exclusiva es un circuito lógico que compara dos bits como
dato. Cuando los bits son diferentes la salida aes 1, si las entradas son las
variables A y B la ecuación de una compuerta “o” exclusivo (EXOR) está dada
por la Ecuación 3.1

EXOR=(A*-B) +(-A*B) =-[(A*B) +(-A*-B)] (3.1)


𝐸𝑋𝑂𝑅 = (𝐴 ∗ 𝐵̅ ) + (𝐴̅ ∗ 𝐵) = ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
[(𝐴 ∗ 𝐵) + (𝐴̅ ∗ 𝐵̅ )] (3.2)

La compuerta EXOR se puede construir en diferentes formas o circuitos, pero


todas ellas se comportan o se reducen lógicamente a una de las formas de
la ecuación 5.1. La función EXOR tiene aplicaciones importantes en
aritmética, los circuitos EXOR tienen aplicaciones como generadores de
paridad, comparadores y sumadores, etc.

2
Para todos los IC en este experimento el voltaje de funcionamiento Vcc= +5v
y se conecta al terminal 14. Tierra o nivel 0 se conecta al terminal 7.
Recuerde realizar un análisis de cada circuito.
3.1. CONSTRUCCION DE LA COMPUERTA “EXCLUSIVO O” (EXOR).

3.1.1. Alambre el circuito de la figura 1

Figura 1

3.1.2. Mida los voltajes de entrada y salida en los puntos que indica la
tabla 1 y anótelos.
A B —X X

0 0 +5 0

0 +5v 0 +5

+5v 0 0 +5

+5v +5v +5 0

Tabla 1

3.2. Alambre el circuito de la figura 2

3
Figura 2

3.2.1. Mida los voltajes de salida en el punto X anótelos en la tabla 2

A B X
0 0 0
0 +5 +5
+5 0 +5
+5 +5 0
Tabla 2

3.3. Alambre el circuito de la figura 3

Figura 3

3.3.1. Mida los voltajes de salida en X y anótelos en la tabla 3.

4
A B X
0 0 0
0 +5 +5
+5 0 +5
+5 +5 0
Tabla 3

3.4. Alambre el circuito de la figura 4

Figura 4.

3.4.1. Mida los voltajes en la salida (X) anótelos en la tabla 4.

A B X
0 0 0
0 +5 +5
+5 0 +5
+5 +5 0
Tabla 4.

3.5. MEDIO SUMADOR (X+Y).


Los circuitos medio sumador y medio substractor requieren de una
compuerta EXOR como parte de su circuito lógico; cualquiera de las
configuraciones alambradas en los pasos anteriores puede utilizarse;
En nuestro circuito se alambra la más simple.

3.5.1. Alambre el circuito de la figura 5

5
Figura 5
3.5.2. Mida los voltajes de salida en los puntos indicados, S y C anótelos
en la tabla 5.

X Y S C

0 0 0 0

0 +5 +5 0

+5 0 +5 0

+5 +5 0 +5

Tabla 5.
Nota: S=X+Y, C= Arrastre o Acarreo (carry).

3.6. MEDIO SUBSTRACTOR

3.6.1. Alambre el circuito de la figura 6.

Figura 6.

Nota: D= Diferencia. Bo= Préstamo (Borrow- out)

6
3.6.2. Mida los voltajes en las salidas puntos D y y Bo y anótelos en la
tabla 6.
X Y D Bo

0 0 0 0

0 +5 +5 +5

+5 0 +5 0

+5 +5 0 0

Tabla 6.
NOTA: D= X-Y; Bo= Carry.

3.7. COMPARADOR BINARIO.


Los comparadores binarios, como su nombre lo dice, son circuitos que
comparan la magnitud, digito por digito, de dos cantidades, números
o palabra binaria dando una salida cuando son iguales.

3.7.1. Alambre el circuito de la figura 7.

Figura 7.

7
3.7.2. Con los interruptores, ajuste los valores de la línea de A3, A2, A1
y Ao (primera palabra o número binario) dado por la tabla 7.

3.7.3. Experimentalmente ajuste los interruptores B3, B2, B1 y Bo, hasta


lograr que el valor de X<0.5V, anote los valores de B en la tabla 7.

3.7.4. Repita los pasos 3.7.2 y 3.7.3, para todas las líneas de la tabla.

A3 A2 A1 A0 B3 B2 B1 B0
0 0 0 0 0 0 0 0
0 +5 +5 0 0 +5 +5 0
+5 +5 +5 0 +5 +5 +5 0
0 0 0 +5 0 0 0 +5
+5 0 +5 0 +5 0 +5 0

Tabla 7.

3.8. GENERADOR DE PARIDAD.

3.8.1. Alambre el circuito de la figura 8.

Figura 8.

8
3.8.2. Ajuste los valores de las variables B4, B3, B2, B1 y Bo, acorde con
la tabla 8, mida el voltaje de salida en X anótelo en la tabla.

B4 B3 B2 B1 B0 X
0 0 0 0 0 0
0 +5 0 +5 0 0
+5 0 +5 0 +5 +5
0 +5 +5 +5 0 +5
+5 +5 0 +5 +5 0
+5 0 +5 +5 +5 0
0 +5 0 0 0 +5
0 0 0 0 +5 +5
Tabla 8.

4. Conclusiones.

4.1. Explique como el circuito del paso 3.1.1, figura 1 genera la función
EXOR. Explique particularmente las entradas a la compuerta G3.

R/ta: EXOR es X=(A*B) +( 𝐴 ∗ 𝐵̅) lo que se obtiene en las entradas de


la compuerta G3
G1= 𝐴̅ ∗ 𝐵̅ y G2= 𝐵̅ ∗ 𝐴̅
Entonces
¯G1= 𝐴̅ ∗ 𝐵̅ = AB Y ¯G2= 𝐵̅ ∗ 𝐴̅ = 𝐵̅ ∗ 𝐴
Entonces en G3= -X = ¯G1+ ¯G2 = 𝐴̅ ∗ 𝐵̅ + 𝐵̅ ∗ 𝐴
= X= ¯G3 = 𝐴̅ ∗ 𝐵̅ + 𝐵̅ ∗ 𝐴= AB+ 𝐵̅ ∗ 𝐴
4.2. Demuestre que el circuito del paso 3.3.1, figura 3 cumple la función
EXOR.

R/ta:
A B X
0 0 0
0 +5 +5
+5 0 +5
+5 +5 0

9
A B X
0 0 0
0 1 1
1 0 1
1 1 0

Entonces G1= 𝐴̅ + 𝐵̅ = 𝐴 + 𝐵̅
G2= 𝐴̅ ∗ 𝐵̅ = ¯G2= AB
X= G3 = 𝐴̅ ∗ 𝐵̅+𝐴̅ ∗ 𝐵̅ = (A+B) (A+B) = AA+𝐴 ∗ 𝐵̅+AB+𝐵 ∗ 𝐵̅ = 0 +𝐴 ∗
𝐵̅+AB+0 = 𝐴 ∗ 𝐵̅+AB
4.3. Escriba la tabla de verdad para el medio sumador del paso 3.5 figura
5 y compárela con los resultados de las tablas 5.

R/ta:
X Y S C

0 0 0 0

0 1 1 0

1 0 1 0

1 1 0 1

Se puedo observar que se genera un alto voltaje en la salida C,


cuando las dos entradas del circuito están en alto

4.4. Escriba la tabla de verdad para el medio substractor del paso 3.6,
figura 6 y compárela con las tablas 6.

R/ta:
X Y D Bo

0 0 0 0

0 1 1 1

1 0 1 0

1 1 0 0

Se puede observar que en la salida D la cual representa la compuerta


EXOR genera un alto voltaje en la salida Bo, cuando la entrada A es
bajo y la entrada B es alto cumpliendo así con la función del circuito
substrartor

10
4.5. Explique la operación del circuito comparador binario paso 3.7, si es
necesario escriba la tabla de verdad.

4.6. Explique la operación del generador de paridad paso 3.8, figura 8

R/ta; el generador de paridad va a generar un uno en la salida x


cuando la cantidad de unos sea impar
4.7. ¿Para qué se utiliza un generador de paridad? Cual paridad es
preferible, par o impar.

R/ta: un generador de paridad es el método mas simple para detención


de errores, la paridad par es utilizada para el control de redundancia
cíclica

5. BIBLIOGRAFIA

MORRIS E. LEVINE. Teoría Digital y Experimentos Usando Circuitos


Digitales. Edit. Prentice- Hall, inc.

11