Вы находитесь на странице: 1из 7

2.

OBJETIVOS
 Conocer el funcionamiento de cada componente que conforman el proyecto.
 Hacer uso correcto de los componentes tales como circuitos integrado, dipswitch, display, etc.
 Hacer uso de los conocimientos adquiridos durante las clases de circuitos digitales, tanto en teoría
como en laboratorio.
 Extender el conocimiento para ampliar el producto para números de más bits.

6. FUNCIONAMIENTO DEL MULTIPLICADOR DE 3 BITS


MULTIPLICACIÓN DE NÚMEROS BINARIOS NATURALES
Se realiza de la misma forma que la multiplicación de números decimales, por ejemplo, tenemos la
siguiente multiplicación para números binarios sin signos:

Los pasos que se siguen en el proceso son exactamente los mismos que en la multiplicación decimal.
La mayoría de equipos digitales solo puede sumar dos números binarios a la vez. Por ello, los productos
parciales que se forman durante la multiplicación no pueden sumarse todos juntos al mismo tiempo,
sino que se suman de dos en dos; es decir, el primero suma al segundo, después el resultado se suma
al tercero y así sucesivamente, este proceso se ilustra en ejemplo:

Para multiplicar dos números de 3 bits. Se tendrá dos entradas A y B, que podrán tomar los valores del 0 al 7.
Una multiplicación de dos números de 3 bits es como se muestra a continuación:

Las compuertas AND se usarán para realizar la operación de multiplicación de cada uno de los términos.
Luego se usarán sumadores de 4 bits 74LS83 para realizar sumas en paralelo y obtener el resultado. Como se
dijo anteriormente, para llegar a la respuesta, se hace suma de los productos parciales e ir sumando con los
productos siguientes
B2 B1 B0 *
A2 A1 A0 PRODUCTO
P2 P1 P0 DE LOS DOS
NUMEROS
P5 P4 P3
DE 3 BITS
P8 P7 P6
M5 M4 M3 M2 M1 M0

0 P2 P1 + 1ERASUMA DE
P5 P4 P3 PRODUCTOS
S3 S2 S1 S0 PARCIALES

2DASUMAD DE
S3 S2 S1 S0 + PRODUCTOS
P8 P7 P6 PARCIALES CON
M5 M4 M3 M2 S0=M1 LOS QUE
OBTENEMOS EL
RESULTADO

 Se hace la suma de dos en dos (sumas parciales) debido a que no hay integrados que sumen tres
números. En donde, M0 es el bit menos significativo y el bit M5 es el bit es más significativo.
 Observamos que hay 9 compuertas NAND debido a que existirán 9 combinaciones, de las cuales, las
salidas irán a los sumadores.
 Los sumadores son de 4 bits, y unos de los pines se manda a tierra, ya que nuestro proyecto es de un
multiplicador de 3 bits.
 Y así, conectamos las salidas correspondientes a LED`s con sus respectivas resistencias.

8. SIMULACIÓN DEL MULTIPLICADOR


En la simulación, observamos que se están multiplicando los bits 111 y 111, de este modo obtenemos el bit
110001

9. CONCLUSIONES Y SUGERENCIAS
 A medida queramos multiplicar dos números de mayor número de bits, la cantidad de compuertas
NAND también se incrementará. Por ejemplo, si queremos multiplicar 2 números de 2 bits,
necesitamos 4 compuertas AND y 1 sumador; si multiplicamos 2 números de 3 bits, necesitaremos 9
compuertas NAND y 2 sumadores; si queremos multiplicar 2 números de 4 bits, necesitaremos 16
compuertas NAND y 3 sumadores y así sucesivamente.
 Como la mayoría de C.I funcionan a 5V, esta es la fuente que usaremos para nuestro proyecto.
 El proyecto consta de dos partes: una parte que hace la multiplicación, en este caso, el resultado que
obtenemos de los sumadores y NAND saldrán en binario natural, entonces, para poder leer los
resultados con un display de 7 segmentos, necesitamos la segunda parte del circuito que se encarga de
convertir de código binario a código BCD, con lo cual, podemos utilizar displays para mostrar los
resultados de la multiplicación que se desea.
 Si deseamos un mayor orden al momento de hacer el montaje del proyecto en Protoboard, se sugiere
revisar la conductividad de cada pin del mismo, ya que una falla hará que el circuito simplemente no
funcione.
 Revisar si los C.I están bien conectados al Protoboard para evitar errores.
 Al momento de realizar las conexiones con jumpers, se sugiere hacerlo con la mayor precisión posible,
así evitamos esfuerzos innecesarios.
 Verificar el tipo de display que se use, ya que existen de ánodo común o de cátodo común, y se usa el
deseado según el codificador; se podría utilizar cualquiera de las dos, pero para ahorrar hacer mayor
pasos y espacios en Protoboard optamos por realizarlo con un solo tipo de decodificador y display.

11. CARACTERÍSTICAS DE LOS C.I: 74LS85 Y 74LS48 (DATASHEET)


74LS85
Descripción
Circuito Integrado TTL 74LS85, comparador de magnitud de 4-Bits que realiza comparación de
códigos binarios rectos y códigos BCD (8-4-2-1).
Se toman tres decisiones completamente descodificadas sobre dos palabras de 4 bits (A, B) y están
disponibles externamente en tres salidas. Este dispositivo es totalmente expandible a cualquier
cantidad de bits sin puertas externas. Las palabras de mayor longitud se pueden comparar conectando
comparadores en cascada. Las salidas A> B, A <B y A = B de una etapa que maneja bits menos
significativos se conectan a las correspondientes A> B, A <B y A = B entradas de la etapa siguiente
que manejan bits más significativos. La etapa que maneja los bits menos significativos debe tener un
voltaje de alto nivel aplicado a la entrada A = B. Las rutas en cascada del S85 se implementan con solo
un retardo de dos puertas para reducir los tiempos generales de comparación para palabras largas. Un
método alternativo de conexión en cascada que reduce aún más el tiempo de comparación se muestra
en los datos de aplicación típicos.
Aplicaciones: Industrial
Especificaciones
 Familia: LS
 Tipo de comparador: Magnitud
 Número de canales: 4
 Número de puntas: 4 bits
 Tensión de alimentación mínima: 4.75 V
 Tensión de alimentación máxima: 5.25 V
 Temperatura de trabajo mínima: 0°C
 Temperatura de trabajo máxima: 70°C
 Encapsulado: DIP
 16 pines
 Modelo:60K6894
Sustituto
NTE7485, NTE74LS85, NTE74S85
Disposición de pines

Datasheet

Para mayor información ingresar, al siguiente link:


http://pdf1.alldatasheet.com/datasheet-pdf/view/51093/FAIRCHILD/74LS85.html
74LS48
Descripción
El SN74LS47N es un decodificador / Conductor-BCD a siete segmentos cuenta con salidas activas
bajas, diseñadas para la conducción de LEDs de ánodo común o indicadores incandescentes
directamente. Es un circuito para la conducción de buffers de lámpara o LEDs de cátodo común. Todos
los circuitos excepto LS49 tienen controles completos de la ondulación de supresión de entrada / salida
y una entrada de prueba de lámparas. patrones de visualización para los recuentos de entrada BCD
superiores a 9 son símbolos únicos para autenticar condiciones de entrada. Sus circuitos incorporan
líder automático y / o de control del borde de salida de supresión de cero (RBI \ RBO y \). Prueba de
lámparas (LT /) de estos tipos se puede realizar en cualquier momento cuando el \ / RBO \ nodo BI es
en un nivel alto. Todos los tipos (incluido el "LS49 '49 y) contienen una imperiosa de supresión de
entrada (BI \), que se puede utilizar para controlar la intensidad de la lámpara mediante un pulso o para
inhibir las salidas. Las entradas y salidas son totalmente compatibles para su uso con salidas lógicas
TTL. Sus aplicaciones son en procesado de señal, defensa militar y aeroespacial.
 Colector abierto
 Cátodo común
 Resultados indicadores para conducir directamente
 Disposición de la prueba de la lámpara
 Líder / Supresión cero final
 Todos los tipos de circuitos de características lámpara
 Capacidad de modulación de intensidad
 Conduce un LED cátodo común mediante indicadores incandescentes
 Aplicaciones: Industrial
Especificaciones
 Familia: LS
 Lógica del circuito: Decodificador/Driver BCD a 7 segmentos
 Tensión de alimentación mínima: 4.75 V
 Tensión de alimentación máxima: 5.25 V
 Rango corriente de salida baja (a to g): 2 a 6 mA
 Rango corriente de salida baja BI/ RBO: 1.6 a 3.2 mA
 Temperatura de operación mínima: 0°C
 Temperatura de operación máxima: 70°C
 Encapsulado: DIP
 16 pines
Sustituto
NTE74C48, NTE74LS48

Disposición de pines
Datasheet

Para mayor información, ingresar al siguiente link:


http://pdf1.alldatasheet.com/datasheet-pdf/view/5727/MOTOROLA/74LS48.html

12. ESQUEMÁTICO DE LA CODIFICACIÓN A BCD


REFERENCIAS
[1] http://homepage.cem.itesm.mx/garcia.andres/PDF201411/Multiplicador%20Digital.pdf
[2] https://wilaebaelectronica.blogspot.com/2017/07/multiplicador-de-dos-numeros-de-3-bits.html
[3] https://www.carrod.mx/products/ci-ttl-comparador-de-magnitud-4-bits-74ls85
[4]

Вам также может понравиться