AMPLIFICADORES OPERACIONALES CON

BJT Y JFET
P. A. Bonilla, D.A.Mora, S.S. Torres
paola.bonilla@uao.edu.co, deybar.mora@uao.edu.co, sara.torres@uao.edu.co,
1
Ingeniería Electrónica y Telecomunicaciones, Facultad de Ingeniería, Universidad Autónoma de Occidente, Ala Norte segundo piso, Cali
Colombia

Resumen- Por medio de este informe se expondrá la
importancia de la amplificación por medio de cuatro circuitos
diferentes. Para iniciar se suministrará una señal de voltaje en
AC positiva de para amplificar, con la cual se
alimentará dos configuraciones de amplificadores
operacionales, uno inversor y otro no inversor. A la salida del
amplificador inversor se conectará una etapa de amplificación
con BJT. Por otra parte al amplificador operacional no
inversor se conectará un amplificador con JFET. Como
resultado se espera que la señal de salida del BJT este en fase
con la entrada y que por su parte la salida de JFET presente
un desfase de con respecto a la misma entrada,
confirmando que la configuración de divisor de tensión
distorsiona la fase de la señal a amplificar
Palabras claves: BJT, JFET, amplificación.
I. INTRODUCCIÓN
La construcción de los primeros transistores respondía a
la necesidad técnica de hacer llamadas telefónicas a largas
distancias con menores costos y menores consumos de
energía. El antecesor del transistor es el tríodo en un tubo de
vacío, uno de sus mayores inconvenientes que presentaba
este dispositivo era que consumían mucha energía para
funcionar. Esto era causado porque las válvulas calientan
eléctricamente un filamento (cátodo) para que emita
electrones que luego son colectados en un electrodo
(ánodo), estableciéndose así una corriente eléctrica [1].
Los transistores desarrollados en 1947 creados por
Shockley, Bardeen y Brattain, resolvieron todos estos
problemas y todo a bajos voltajes, sin necesidad de disipar
energía (como era el caso del filamento), en dimensiones
reducidas y sin partes móviles o incandescentes que
pudieran romperse.
Los transistores se basan en propiedades de conducción
eléctrica entre semiconductores como el silicio y el
germanio logrando así dos regiones N y P. Gracias a sus
diferentes aplicaciones se han logrado grandes avances en el
campo de los amplificadores de señales.
Una de ellas fue inventada en 1952 por el ingeniero de
laboratorio Bell, Sídney Darlington que patentó la idea de
poner dos o tres transistores dentro de un chip, pero que no
patentó la idea de poner múltiples transistores lo que más
adelante originaría la idea moderna de circuito integrado.
Además, se logró la invención de los FET,
dispositivos unipolares que, a diferencia de los BJT que
utilizan tanto corriente de electrones como corriente de
huecos, funcionan sólo con un tipo de portador de carga.
Un FET es un dispositivo controlado por voltaje, donde el
voltaje entre dos de las terminales (compuerta y fuente)
controla la corriente que circula a través del dispositivo.
Una ventaja importante de los FET es su muy alta
resistencia de entrada. Debido a sus características no
lineales, en general no se utilizan mucho en
amplificadores como los BJT excepto donde se requieren
impedancias de entrada muy altas. A continuación, se
describirá el funcionamiento básico de estos
transistores y se mostrara la aplicación que tienen como
amplificadores de señal.
II. MODELO TEÓRICO
Los transistores BJT son dispositivos que permiten
amplificar señales o que funcionan como interruptor para
permitir el flujo de corriente en un circuito. Son construidos
a través de la unión de materiales dopados N y P (electrones
y huecos) separados por una región muy estrecha, por lo
que se forman las regiones emisor, base y colector [2].
En el caso de un transistor NPN, la región intermedia P
está constituida por la base que presenta un ligero dopado
en comparación al emisor y al colector que están
fuertemente y medianamente dopados. Si se observa cada
una de las dos regiones PN que se forman se puede ver la
formación de una zona de deplexión que forma una barrera
de potencial. Si el material es de silicio esta barrera
consistiría de y si fuera de germanio sería de .
Por ello, en el interior de un transistor se encuentran dos
diodos: uno base colector y otro base emisor (ver figura 1),
que necesitan de un voltaje mayor al de su barrera de
potencial para comenzar a trabajar.

1

Fig. 1 Representación y símbolo esquemático de los transistores NPN y PNP.
Días M Jorge. Transistor BJT [imagen] Disponible: video en [línea]
https://www.youtube.com/watch?v=l_EG544soD
Para polarizar un transistor, se requiere de la siguiente
configuración:
𝑰𝑪
𝑰𝑩
𝑰𝑬
Fig. 2 Representación y símbolo esquemático de los transistores NPN. Días
M Jorge. Transistor BJT [imagen] Disponible: video en [línea]
https://www.youtube.com/watch?v=l_EG544soD
Como se puede observar en la imagen anterior el diodo base
emisor se encuentra polarizado en directa, mientras que el
diodo base colector se encuentra polarizado en inversa.
Cuando la fuente de tensión supera la barrera de
potencial los electrones del emisor comenzaran a
recombinarse con la base, lo que generará una pequeña
corriente debido al débil dopaje de esta región. Cuando
todos los electrones del emisor se recombinen con los
huecos de la base, habrá un exceso de electrones en la base
por lo que serán repelidos y expulsados por el colector al
verse atraídos por la fuente produciendo un flujo de
corriente como el ilustrado.
Por la ley de corrientes de Kirchhoff se puede ver que:
2
Debido al dopaje de las diferentes regiones, se puede
considerar que la corriente de base es despreciable con
respecto a la corriente de colector y emisor, infiriendo
entonces que la corriente de emisor es aproximadamente
igual a la de colector:
Dependiendo de la corriente que circula por el circuito al
que está conectado el transistor se comportará de la
siguiente forma:
 Corte: circuito abierto (interruptor abierto) entre
colector y emisor, si la corriente que circula por la
base es nula.
 Saturación: como circuito cerrado entre colector y
emisor y con un aumento grande de corriente.
 Activa: En un determinado rango de corrientes de
base, la amplificación, el aumento de corriente, que se
aprecia entre colector y emisor se puede regular.
El hecho de que una pequeña corriente de base controle las
corrientes de emisor y colector mucho más elevadas, indica
la capacidad que tiene un transistor para conseguir una
ganancia de corriente, así la ganancia de corriente es la
relación que existe entre la variación o incremento de la
corriente de colector y la variación de la corriente de base
[3]:
Esta ganancia de corriente varía notablemente con la
corriente de colector. Además, la temperatura ambiente
influye en el aumento de dicha corriente puesto que al
aumentar la temperatura de la unión del diodo colector,
aumenta el número de portadores minoritarios y por tanto se
produce este aumento en la corriente.
Por su parte los transistores JFET a diferencia de los BJT
tienen portadores mayoritarios pero no minoritarios. El
JFET se adapta mejor a un tipo específico de circuitos
puesto que presenta una alta impedancia de entrada debido a
sus características no lineales. Por otra parte, es muy
utilizado en conmutación, ya que pueden cortarse más
rápidamente como consecuencia de tener un solo tipo de
portadores haciendo que no haya carga almacenada que
tenga que ser eliminada del área de la unión.
A diferencia del BJT que es un dispositivo controlado
por corriente, el JFET es controlado por tensión donde el
voltaje entre las dos terminales (compuerta y fuente)
controla la corriente que circula por el dispositivo.
Para JFET de canal n, cada extremo tiene un terminal; el
drenaje en el extremo superior y la fuente en el inferior. En
los costados del material tipo n se extienden dos regiones
tipo p para formar un canal y ambas regiones se unen
formando la termina de compuerta. Como se observa en la
imagen a continuación:
Para el circuito amplificador con BJT, se presenta un
desfase de con respecto a la entrada producida por la
configuración divisora de tensión en el BJT. Por ello, se
empleó un diseño de amplificador operacional inversor para
poner la salida en fase con la entrada. Suponiendo una
ganancia de 5 y una y empleando la ecuación
para determinar la resistencia , se obtiene que:

| |

Para una entrada de la ganancia total obtenida de

voltaje será aproximadamente de unos . Esto se
comprobó a través de la simulación:

Fig.3 Diagrama de JFET

[Imagen]. Adaptado de “Dispositivos electónicos”
(p.369), por Thomas L.Floyd. 2008 Pearson
Education

Para el JFET la relación entre las cantidades de entrada y

salida es no lineal debido al término al cuadrado en la
ecuación de Shockley. Al presentarse esta situación
provocan curvas y no líneas rectas, ello con lleva a una
relación no lineal entre ID y VGS que puede complicar la
aproximación matemática del análisis, por ello en la
práctica se enfocó al método gráfico para sustentar lo
realizado
III. ANÁLISIS Y RESULTADOS
Lo que se quiere es lograr montar cada las etapas
correspondientes a la imagen 4:
Fig.5 Amplificación AOP inversor
Como se puede observar en la gráfica anterior se tendrá un
voltaje muy similar al calculado. Esta señal de salida de esta
parte del circuito será la entrada que vea el circuito
amplificador con BJT:
Por ahora, se realizarán los cálculos correspondientes a
la etapa de amplificación con el transistor BJT. Para
empezar, se procede a hacer un análisis del circuito en DC
que permita determinar el punto de operación del
dispositivo, el cual en este caso debe de encontrarse e activa
para que funcione como amplificador de pequeña señal.
Teniendo en cuenta que una vez alimentado el circuito los
capacitores tienden a cargarse, estos se comportaran como
un circuito abierto.

Fig.4 Montaje AOP

Primera etapa:
Para iniciar se tomó como primera etapa el amplificador
operación inversor con el amplificador con BJT. Lo que se
quiere es lograr que la entrada del circuito se encuentre en
fase con la señal a la salida del BJT. Se utilizará el
integrado LF353 y el BJT 2N2905 para la realización del
circuito.
La señal que se le inyectará a cada uno de los circuitos es de
aproximadamente a una frecuencia de

3

Fig. 6 amplificadores con transistor BJT [imagen] Orcad capture
Como la corriente a través de la base del transistor es
muy pequeña, se tiene que la corriente que pasa por es
aproximadamente la misma que por , por lo que:
[12]
Por diferencia de potencial se obtiene que el voltaje en
el emisor es de 1,05 V. Con este, hallamos la corriente en el
colector:
[13]
La corriente de saturación es:
[14]
Realizando la malla de salida, encontraremos la tensión
entre colector-emisor que representa en nuestro caso la
máxima tensión pico que podrá tener nuestra señal. Si la
tensión que se inyecta aquí supera ese valor, nos
encontraremos con una señal saturada o recortada.
Al observar la corriente de saturación y el voltaje
colector-emisor calculados se verifica que efectivamente el
transistor se encuentra en la región activa, por lo que se
procede a realizar el cálculo de los acoples y desacoples del
circuito. Este cálculo es indispensable para evitar que
existan perdidas de la señal (atenue o rectifique) cuando
pase por el capacitor, lo que se busca entonces es que el
capacitor se comporte en AC como un corto, de modo que
su señal de entrada y salida sea la misma y garantizar que
las impedancias del circuito sean equivalentes para permitir
el paso de la señal en AC.
4
Fig. 7 modelo TT del transistor, esquema en AC [fuente propia]
Se procede a analizar el circuito en el modelo Π del
transistor, en el que el símbolo esquemático del dispositivo
es reemplazado por su circuito equivalente en la tercera
aproximación donde se representa la alta impedancia interna
del elemento. Para determinar el valor del capacitor
correspondiente a los acoples y el desacople se hara uso de
la siguiente ecuación:
[15]
Sin embargo, como se puede ver en la Ecu.15 para hallar
el valor del capacitor se necesita primero hallar Rth o
impedancia de entrada que ve cada uno de ellos. Se aplica
entonces el teorema de Thevenin, se calcula la Rth al abrir
el capacitor en el que se desea calcular, cortocircuitar los
demás y colocando la fuente de tension como un
cortocircuito y la dependiente de corriente como un circuito
abierto.
Calculo de :
Después de abrir , se analizan las configuraciones de los
resistores (serie o paralelo), llegando a:
|| || [16]
Por lo que:
Calculo de :
Como las resistencias quedan configuradas en paralelo,
se puede decir que la equivale simplemente a
porque esta es mucho más pequeña y las otras tenderán a
ella.
[17]
||
Por lo que:

Para la entrada de la ganancia total obtenida de

Calculo de : voltaje fue de unos . De acuerdo a los datos
obtenidos experimentalmente se obtuvo lo siguiente:
La impedancia de termina siendo:
[18]

Si la resistencia de carga termina siendo muy pequeña

en comparación a la la impedancia tendera a esta. La
carga del circuito puede ser una resistencia o la impedancia
de entrada del otro circuito.
Existe otro parámetro que es importante calcular para
saber la ganancia que se obtuvo con el circuito, esta es la Fig.9 Amplificación con AOP no inversor
impedancia de salida que en este caso es la misma
, la ganancia es: La salida anterior de voltaje en la etapa de amplificador
[19] inversor será la señal de entrada que tendrá el amplificado
con FET:
Se procede a realizar los cálculos para esta etapa basada
en transistor JFET. Esta etapa se encuentra de primero
debido a que posee una alta impedancia de entrada en
contraste con la segunda etapa basada en transistores BJT
Finalmente en el desarrollo de la ´práctica se pudo que posee una baja impedancia de entrada. Además, los
confirmar que la señal estuviese en fase con la entrada y que transistores BJT tienen una mayor ganancia que los FET por
finalmente el conjunto entre BJT y AOP entregue más o estas razones conviene tener la primera etapa con FET y la
menos . En la partica se obtuvo un voltaje bastante segunda etapa con BJT. A continuación, se muestra un
similar y se comprobó que ambas señales de entrada y esquema de amplificador con transistor FET con
salida estuviesen en fase: polarización por divisor de tensión.

Fig.8 Amplificación final con AOP inversor y BJT

Segunda etapa:
Con el amplificador operacional la ganancia de
voltaje para el circuito amplificador con el FET se Fig. 10 Etapa 1 amplificador de pequeña señal con transistor FET
determinó a través de una configuración no inversora la cual
establece la ganancia como:
Este circuito fue propuesto por el docente el cual se
pedía calcular la ganancia del mismo y verificar que el
circuito estuviera trabajando como amplificador de pequeña
señal del cual se concluyó que la configuración de
Suponiendo una ganancia de 5 y una resistencia resistencias RD y RS no eran la adecuadas para llevar el
circuito a comportase como amplificador en pequeña señal.

5
Por lo que se propuso recalcular las resistencias RD y RS
para resolver el circuito como amplificador.
Para resolver el problema anterior se empieza por hacer
un análisis en DC del circuito, para ello se tiene en cuenta
que los capacitores de acople y desacoplo (C1, C2, C3) se
consideran como circuitos abiertos en análisis en DC. De
modo que el circuito queda simplificado como se muestra a
continuación.
Fig. 11 Circuito simplificado Análisis en DC
Del circuito de la Fig. 5 para que el circuito pueda
trabajar en la zona activa, como amplificador se debe
garantizar una polarización en Gate-Sour VGS con un
voltaje negativo. Para ver si esto se cumple se procede a
realizar un análisis en la entrada del circuito.
Como en la compuerta esta polarizada por un divisor de
tensión entonces el voltaje en la compuerta es:
Como VG es un voltaje positivo entonces el voltaje VS
debe ser mayor para garantizar una polarización de VGS
negativo. Para relacionar estos parámetros tenemos la
siguiente ecuación:
[2]
Por ley de ohm sabemos que VS es igual a IS por RS
entonces:
6
También por la construcción del transistor FET sabemos
que IS es igual a ID, por lo tanto, la ecuación que describe
la polarización del transistor es:
[3]
La Ecu.3 se llama recta de entrada puesto que esta
ecuación describe un comportamiento lineal. De la ecuación
anterior se desconoce ID, RS y VGS, para resolver esta
ecuación procederemos a usar una relación que se cumple
en los transistores FET que relaciona la recta de entrada y la
curva de la tras conductancia del transistor.
Fig.12. Curva de la característica de transferencia universal de un JFET.
[Imagen]. Adaptado de Dispositivos electrónicos, (p.376) por T. Floyd and R.
Navarr xico: Pearson Educación, 2008.
De la Fig. 3 se representa la corriente de saturación sour
IDSS y el voltaje VGS (corte) que debe ser negativo, el
parámetro IDSS y VGS(corte) son parámetros que el
fabricante del transistor ofrece en la hoja de datos.
Para este caso los cálculos de este circuito se realizan
basándose en el transistor JFET de referencia J111, cuyos
parámetros se describen a continuación:
 VGS(corte) = -3,0 Vdc
 IDSS = 20 mAdc
Con lo anterior y basándose en la relación descrita en la
Fig. 6 se resuelve la ecuación Eq.3:
[4]
Usando el criterio anterior se resuelve que:
 [5]
[6]
Ahora conociendo VGS, ID, VG podemos encontrar el
valor de RS que permita garantizar un voltaje negativo de
polarización en VGS, De la ecuación Eq.1 se resuelve Rs.
[7]
Fig.13. Curva de entrada transistor FET. [imagen]. Adaptado de Dispo
xico: Pearson
Educación, 2008.
A continuación, se busca calcular el valor de RS para
resolver el circuito, de modo que para encontrar este valor
se realiza un análisis en la salida del transistor, se procede a
hacer un análisis de voltajes de Kirchhoff.
Expresando VRS y VRD en términos de la corriente ID
la ecuación anterior se puede ver de la siguiente manera:
[8]
La ecuación dos se llama recta de salida y esta define en
que región va a trabajar el transistor, de modo que resolver
7
esta ecuación garantiza la región de trabajo del transistor,
para este caso se quiere llevar al transistor a la región activa
para que funcione como amplificador de pequeña señal.
Fig.14. curva de salida transistor FET. [imagen].
xico: Pearson
Educación, 2008
De la curva de salida que describe la ecuación se debe
definir un punto donde la reta de salida pase por la región
activa de modo que con definir un voltaje VDS dentro del
rango mayor a VGS(corte) y menor a VDD que en este caso
es de 30 V. entonces garantizamos que el transistor trabajara
en la región activa.
Para este caso se tomó un voltaje VDS de 12 V por tanto
conociendo todos los parámetros que describe la curva de
salida, de la ecuación 2 podemos encontrar el valor de RS
que cumple con lo anteriormente planteado.
[9]
Teniendo los valores de RS y RD podemos garantizar
que el transistor JFET trabajara en la región activa.
Análisis en AC:
Ahora que se conoce las características en dc del
transistor podemos analizar cuál es el comportamiento en
AC. Para proceder con este análisis en AC es necesario
conocer el modelo del transistor FET y analizar el circuito
cortocircuitando las fuentes en DC.
 Av = 5
Finalmente acoplados los dos circuitos de la segunda
etapa de amplificación, se obtuvo lo siguiente:

Fig.15. Modelo AC del transistor FET

Aplicando Thevening en los capacitores C1, C2, C3 se

calcula el valor de los capacitores haciendo uso de la
ecuación parala la reactancia:

[10]

Donde Xc es igual al 0,1Rth la resistencia Thevenin Fig.16. Segunda etapa de amplificación

equivalente que ve cada capacitor. Como la señal de entrada para el JFET es de
Xc > 0,1Rth aproximadamente se espera tener una señal de
salida de por lo menos con el desfase anteriormente
Empezando por el primer capacitor C1 se cortocircuita mencionado:
los demás capacitores C2, C3, además cortocircuitamos la
fuente AC y la fuente de corriente se abre entonces con lo
anteriormente mencionado analizamos cual es la resistencia
que ve C1.
Rth1 = Rg||(RG1||RG2)
C1 = 21,2 uF

Ahora cortocircuitando los capacitores C1 y C3 tenemos

que la resistencia que ve C2 es:
Rth2 = ((Rg||RG1||RG2) + Zhigh) || RS
Fig.17. Amplificación final AOP no inversor y JFET
C2 = 0,75 uF
IV. CONCLUSIONES
Por último, si cortocircuitamos C1, C2 la resistencia que
ve C3 es:
Rth3 = RD + RL Los valores de los condensadores calculados
teóricamente no sirvieron para los acoples y
C3 = 1uF desacoples de las dos etapas, para los
La impedancia de salida del transistor asumiendo una condensadores de desacoplo se calculó un valor
carga de 47 KΩ es: pequeño para ser exacto 0,75 uF, sin embargo,
entre ensayo y error se tuvo un buen desacoplo con
Zout = RD || RL un condensador de 10 uF lo que indica que no
siempre en los cálculos teóricos implican que así
Zout = 1453 Ω
será el montaje practico.

Por otra parte, del circuito propuesto en la práctica

La ganancia de la etapa uno 1 es: se encontró que los valores de resistencia RD y RS
[11] no fueron las apropiadas para que el FET entrará a
trabajar en la región activa por lo que se requirió
recalcular los valores de estas resistencias usando
el método gráfico y basándose en la hoja de datos
que el fabricante del transistor ofrece.
8
 [4] FLOYD, Thomas L. Dispositivos electrónicos.
Además, es importante saber cómo se mira los OctavA edición. PEARSON Educación, México 2008. p.
datos que se encuentran presente en el Datasheet, 280.
en el caso de la práctica se incurrió en un error al
tomar datos de los cuales correspondían a valores
máximos y se correlacionaron con los valores
mínimos, llevando a tener errores en los cálculos
teóricos.

Para las etapas de amplificador con operacionales

se utilizó la configuración por entrada inversora y
entrada no inversora, en la práctica se vio que en la
configuración con entrada inversora se tenía una
señal en la salida desfasada por 180° grados
mientras que si se trabajaba un operacional con
entrada no inversora la señal que se veía en la
salida era la misma en fase con respecto a la señal
de entrada.

Los amplificadores operacionales son dispositivos

fáciles de configurar, solo basta calcular con la
ecuación correspondiente el valor de las dos
resistencias necesarias para tener la ganancia. Los
amplificadores operacionales no requieren
condensadores de acoplo porque tienen alta
impedancia de entrada y baja impedancia de
salida.

Por otra parte, hay que tener cuidado de no exceder

la máxima excursión de salida de los amplificadores
operacionales, puesto que si se introduce una señal
que exceda a la ganancia calculada veremos en la
salida del operacional un recorte de la señal
introducida o en pocas palabras veremos la señal
saturada. Esto mismo ocurre con los circuitos a
base de transistores el cual también se debía tener
cuidado de no intrioducir una señal mayor de la que
el circuito puede manejar, conocida como máxima
excursión de salida.

V. BIBLIOGRAFIA

[1] USAL, Historia del transistor. [En línea]. Consultado

el 04 de Mayo del 2017. Disponible en
http://www.usal.es/files/LeccionInaugural_0.pdf.
[2] WIKIPEDIA, transistor de unión bipolar. [En línea].
Consultado el 04 de Mayo del 2017. Disponible en
https://es.wikipedia.org/wiki/Transistor_de_uni%C3%B3n_
bipolar.
[3] TRANSISTOR DARLINGTON, Pablo Alcalde.
Electrónica general. Volumen 1. Segunda edición. .
PARANINFO, p. 168.

9
10