Universidad Mariano Gálvez de Guatemala

Facultad de Ingeniería.
Ingeniería en Sistemas y Ciencias de la Computación.
Centro Universitario de Petén.

Curso: Electrónica analógica.

Catedrático: Inge. Edson Barrios

Trabajo:
Tarea #7 Circuitos integrados.

Alumno: Julian Colmenares

Carnet:1690-13-3413

Santa Elena Peten, viernes, 13 de septiembre de 2019

 Introducción:

Una enorme cantidad de transistores y diodos, principalmente,

son parte de todos los dispositivos microelectrónicos
interactuados, además de componentes pasivos como
resistencias o condensadores. Todos ensamblados en una placa
donde se encuentra miniaturizados, elaborado con un material
semiconductor. El chip como comúnmente se conoce o circuito
integrado, el cual esta protegido por un encapsulado con
conductores metálicos que permiten establecer la conexión
entre dicha placa y el material impreso en ella.
 Objetivos:

- Adentrarse en el tema de los circuitos integrados.

- Determinar de que están hechos, como funcionan y su

proceso de fabricación.

- Conocer sus tipos de aplicaciones en el mundo hoy día.

- Conocer sus ventajas y desventajas.

- Tener conocimiento de los tipos de fabricación que se

emplean para todo tipos de CI’s.
Circuitos integrados:
Un circuito integrado (CI), que entre sus nombres más frecuentes es conocido
como chip, es una oblea semiconductora en la que son fabricados muchísimas
resistencias pequeñas, también condensadores y transistores. Un CI se puede
utilizar como un amplificador, como oscilador, como temporizador, como
contador, como memoria de ordenador, o microprocesador. Un CI particular, se
puede clasificar como lineal o digital, todo depende para que sea su aplicación.

Los circuitos integrados lineales tienen continuamente salida variable (teóricamente

capaces de lograr muchísimos estados) que dependen del nivel de la señal de entrada en
el circuito. Idealmente, cuando la salida instantánea se representa gráficamente contra la
entrada instantánea, se muestra en la gráfica como una línea recta. Los circuitos integrados
lineales se utilizan tanto como audio frecuencia y como amplificadores de radiofrecuencia.

Los circuitos integrados digitales operan a sólo unos pocos niveles o estados muy definidos,
en vez de en un rango de amplitud de señal. Estos dispositivos se utilizan en los ordenadores,
módems, redes de ordenadores y contadores de frecuencia. Los bloques fundamentales
de circuitos integrados digitales de construcción son puertas lógicas, que trabajan con
datos binarios, llamados así bajo (0 lógico) y alto (1 lógico).

Existen tres tipos de circuitos integrados:

-Circuito monolítico: La palabra monolítico viene del griego y significa “una piedra”. La
palabra es apropiada porque los componentes son parte de un chip. El Circuito monolítico
es el tipo más común de circuito integrado, ya que desde su intervención los fabricantes
han estado produciendo los circuitos integrados monolíticos para llevar a cabo todo tipo
de funciones. Los tipos comercialmente disponibles se pueden utilizar como amplificadores,
reguladores de voltaje, conmutadores, receptores de AM, circuito de televisión y circuitos
de ordenadores. Pero tienen limitadores de potencia. Ya que la mayoría de ellos son del
tamaño de un transistor discreto de señal pequeña, generalmente tiene un índice de
máxima potencia menor que 1W. Están fabricados en un solo monocristal, habitualmente
de silicio, pero también existen en germanio, arseniuro de galio, silicio-germanio, etc.
-Circuito híbrido de capa fina: Son muy similares a los circuitos monolíticos, pero, además,
contienen componentes difíciles de fabricar con tecnología monolítica. Muchos
conversores A/D – D/A se fabricaron en tecnología híbrida hasta que progresos en la
tecnología permitieron fabricar resistencias precisas.
-Circuito híbrido de capa gruesa: Se apartan bastante de los circuitos monolíticos. De
hecho, suelen contener circuitos monolíticos sin cápsula (dices), transistores, diodos, etc.,
sobre un sustrato dieléctrico, interconectados con pistas conductoras. Las resistencias se
depositan por serigrafía y se ajustan haciéndoles cortes con láser. Todo ello se encapsula,
tanto en cápsulas plásticas como metálicas, dependiendo de la disipación de potencia
que necesiten. En muchos casos, la cápsula no está “moldeada”, sino que simplemente
consiste en una resina epoxi que protege el circuito. En el mercado se encuentran circuitos
híbridos para módulos de RF, fuentes de alimentación, circuitos de encendido para
automóvil, etc.
Clasificación de los Circuitos Integrados :

Atendiendo al nivel de integración – número de componentes – los circuitos integrados se

clasifican en:
- SSI (Small Scale Integration) pequeño nivel: inferior a 12.
- MSI (Medium Scale Integration) medio: 12 a 99.
- LSI (Large Scale Integration) grande: 100 a 9999.
- VLSI (Very Large Scale Integration) muy grande: 10 000 a 99 999.
- ULSI (Ultra Large Scale Integration) ultra grande: igual o superior a 100 000.

Existen dos ventajas principales de los circuitos integrados sobre los circuitos
convencionales: coste y rendimiento. El bajo coste es debido a que los chips, con todos sus
componentes, son impresos como una sola pieza por fotolitografía y no construidos por
transistores de a uno por vez.
Limitaciones de los circuitos integrados:
Existen ciertos límites físicos y económicos al desarrollo de los circuitos integrados. Son
barreras que se van alejando al mejorar la tecnología, pero no desaparecen. Las
principales son:
- Disipación de potencia-Evacuación del calor : Los circuitos electrónicos
disipan potencia. Cuando el número de componentes integrados en un volumen
dado crece, las exigencias en cuanto a disipación de esta potencia también
crecen, calentando el sustrato y degradando el comportamiento del dispositivo.
Además, en muchos casos es un comportamiento regenerativo, de modo que
cuanto mayor sea la temperatura, más calor producen, fenómeno que se suele
llamar “embalamiento térmico” y como consecuencia, el llamado “efecto
avalancha”, y que, si no se evita, llega a destruir el dispositivo. Los amplificadores de
audio y los reguladores de tensión son proclives a este fenómeno, por lo que suelen
incorporar “protecciones térmicas”.
Los circuitos de potencia, evidentemente, son los que más energía deben disipar. Para ello
su cápsula contiene partes metálicas, en contacto con la parte inferior del chip, que sirven
de conducto térmico para transferir el calor del chip al disipador o al ambiente. La
reducción de resistividad térmica de este conducto, así como de las nuevas cápsulas de
compuestos de silicona, permiten mayores disipaciones con cápsulas más pequeñas. Los
circuitos digitales resuelven el problema reduciendo la tensión de alimentación y utilizando
tecnologías de bajo consumo, como TTL o CMOS. Aun así en los circuitos con más densidad
de integración y elevadas velocidades, la disipación es uno de los mayores problemas,
llegándose a utilizar experimentalmente ciertos tipos de criostatos. Precisamente la alta
resistividad térmica del arseniuro de galio es su talón de Aquiles para realizar circuitos
digitales con él.
- Capacidades y autoinducciones parásitas : Este efecto se refiere
principalmente a las conexiones eléctricas entre el chip, la cápsula y el circuito
donde va montada, limitando su frecuencia de funcionamiento. Con pastillas más
pequeñas se reduce la capacidad y la autoinducción de ellas. En los circuitos
digitales excitadores de buses, generadores de reloj, etc., es importante mantener
la impedancia de las líneas y, todavía más, en los circuitos de radio y de microondas.
- Límites en los componentes : Los componentes disponibles para integrar
tienen ciertas limitaciones, que difieren de las de sus contrapartidas discretas:
-Resistencias. Son indeseables por necesitar una gran cantidad de superficie. Por ello sólo
se usan valores reducidos y, en tecnologías digitales, se eliminan casi totalmente.
-Condensadores. Sólo son posibles valores muy reducidos y a costa de mucha superficie.
Como ejemplo, en el amplificador operacional uA741, el condensador de estabilización
viene a ocupar un cuarto del chip.
-Bobinas. Sólo se usan en circuitos de radiofrecuencia, siendo híbridos muchas veces. En
general no se integran. Los circuitos más usados son los resonantes (bobina-condensador;
bien en serie o en paralelo), que actualmente son sustituidos por cristales de cuarzo
 - Densidad de integración : Durante el proceso de fabricación de los circuitos
integrados se van acumulando los defectos, de modo que cierto número de
componentes del circuito final no funcionan correctamente. Cuando el chip integra
un número mayor de componentes, estos componentes defectuosos disminuyen la
proporción de chips funcionales. Es por ello que, en circuitos de memorias, por
ejemplo, donde existen millones de transistores, se fabrican más de los necesarios,
de manera que se puede variar la interconexión final para obtener la organización
especificada.

FAMILIAS LOGICAS DE CIRCUITOS INTEGRADOS

Una familia lógica es el conjunto de circuitos integrados (CI’s) los cuales pueden ser
interconectados entre si sin ningún tipo de Interfase o aditamento, es decir, una
salida de un CI puede conectarse directamente a la entrada de otro CI de una
misma familia. Se dice entonces que son compatibles.
Las familias pueden clasificarse en bipolares y MOS. podemos mencionar algunos
ejemplos. Familias bipolares: RTL, DTL, TTL, ECL, HTL, IIL. Familias MOS: PMOS, NMOS,
CMOS. Las tecnologías TTL (lógica transistor- transistor) y CMOS (metal oxido-
semiconductor complementario) son los mas utilizadas en la fabricación de CI’s SSI
(baja escala de integración) y MSI (media escala de integración).

CARACTERÍSTICAS GENERALES

Niveles lógicos:
Para que un CI TTL opere adecuadamente, el fabricante especifica que una
entrada baja varíe de 0 a 0.8V y un alta varíe de 2 a 5V. La región que esta
comprendida entre 0.8 y 2V se le denomina región prohibida o de incertidumbre y
cualquier entrada en este rango daría resultados impredecibles.
Los rangos de salidas esperados varían normalmente entre 0 y 0.4V para una salida
baja y de 2.4 a 5V para una salida alta.
La diferencia entre los niveles de entrada y salida (2-2.4V y 0.8-0.4V) es
proporcionarle al dispositivo inmunidad al ruido que se define como la insensibilidad
del circuito digital a señales eléctricas no deseadas.
Para los CI CMOS una entrada alta puede variar de 0 a 3V y una alta de 7 a 10V
(dependiendo del tipo de CI CMOS). Para las salidas los CI toman valores muy
cercanos a los de VCC Y GND (Alrededor de los 0.05V de diferencia).
Este amplio margen entre los niveles de entrada y salida ofrece una inmunidad al
ruido mucho mayor que la de los CI TTL.
VELOCIDAD DE OPERACIÓN
Cuando se presenta un cambio de estado en la entrada de un dispositivo digital,
debido a su circuitería interna, este se demora un cierto tiempo antes de dar una
respuesta a la salida. A este tiempo se le denomina retardo de propagación. Este
retardo puede ser distinto en la transición de alto a bajo (H-L) y de bajo a alto (L-
H).
La familia TTL se caracteriza por su alta velocidad (bajo retardo de propagación) mientras
que la familia CMOS es de baja velocidad, sin embargo, la subfamilia de CI CMOS HC de
alta velocidad reduce considerablemente los retardos de propagación.

FAN-OUT O ABANICO DE SALIDA

Al interconectar dos dispositivos TTL (un excitador que proporciona la señal de entrada a
una carga) fluye una corriente convencional entre ellos.
Cuando hay una salida baja en el excitador, este absorbe la corriente de la carga y cuando
hay una salida alta en el excitador, la suministra. En este caso la corriente de absorción es
mucho mayor a la corriente de suministro.
Estas corrientes determinan el fan-out que se puede definir como la cantidad de entradas
que se pueden conectar a una sola salida, que para los CI’s TTL es de aproximadamente
de 10. Los CI’s CMOS poseen corrientes de absorción y de suministro muy similares y su fan-
out es mucho más amplio que la de los CI’s TTL. Aproximadamente 50.

TIPOS DE FABRICACION.

Tecnología de Fabricación
La fabricación de integrados a gran escala sigue, en la actualidad un procedimiento
VLSI (Very Large Scale Integration, Integración en escala muy grande, por sus siglas en
inglés) partiendo del Silicio como materia prima. Desarrollos recientes en tecnologías
de aleación de Silicio-Germanio (SiGe) y silicio, sometido a esfuerzo, refuerzan aún
más la posición de los procesos de fabricación que se basan en este elemento en la
industria microelectrónica en los años venideros.
El silicio puede ser refinado por medio de técnicas bien establecidas de purificación y
crecimiento de cristales. Este elemento químico también exhibe propiedades físicas
apropiadas para la fabricación de dispositivos activos con buenas características
eléctricas, además es fácil de oxidar para formar un excelente aislante como el
dióxido de silicio (SiO2). Este óxido es útil para construir condensadores y dispositivos
MOSFET. También sirve como barrera de protección contra la difusión de impurezas
indeseables hacia el mineral adyacente de silicio de alta pureza. Esta propiedad de
protección del óxido de silicio permite que sus propiedades eléctricas sean fáciles de
modificar en áreas predefinidas. Por consiguiente, se pueden construir elementos
activos y pasivos en la misma pieza material (o sustrato). Entonces los componentes
pueden interconectarse con capas de metal (similares a las que se utilizan en las
tarjetas de circuito impreso) para formar el llamado circuito integrado monolítico, que
es en esencia una pieza única de metal.

Pasos Generales de Fabricación de un Circuito

Integrado formado por Silicio como componente
activo
Los pasos de fabricación básica se pueden realizar muchas veces, en diferentes
combinaciones y en diferentes condiciones de procedimiento durante un turno de
fabricación completo.

Preparación de la oblea
El material inicial para los circuitos integrados modernos es el silicio de muy alta
pureza, donde adquiere la forma de un cilindro sólido de color gris acero de 10 a 30
cm de diámetro y puede ser de 1 m a 2 m de longitud . Este cristal se rebana para
producir obleas circulares de 400 μm a 600 μm de espesor, (1 μm es igual a 1×10-6
metros). Después, se alisa la pieza hasta obtener un acabado de espejo, a partir de
técnicas de pulimento químicas y mecánicas. Las propiedades eléctricas y
mecánicas de la oblea dependen de la orientación de los planos cristalinos,
concentración e impurezas existentes. Para aumentar la resistividad eléctrica del
semiconductor, se necesita alterar las propiedades eléctricas del silicio a partir de un
proceso conocido como dopaje. Una oblea de silicio tipo n excesivamente
impurificado (baja resistividad) sería designada como material n+, mientras que una
región levemente impurificada se designaría n-.

Oxidación
Se refiere al proceso químico de reacción del silicio con el oxígeno para formar
Dióxido de Silicio (SiO2). Para acelerar dicha reacción se necesitan de hornos
ultralimpios especiales de alta temperatura. El Oxígeno que se utiliza en la reacción se
introduce como un gas de alta pureza (proceso de “oxidación seca”) o como vapor
(“oxidación húmeda”). La Oxidación húmeda tiene una mayor tasa de crecimiento,
aunque la oxidación seca produce mejores características eléctricas. Su constante
dieléctrica es 3.9 y se le puede utilizar para fabricar excelentes condensadores. El
Dióxido de Silicio es una película delgada, transparente y su superficie es altamente
reflejante. Si se ilumina con luz blanca una oblea oxidada la interferencia constructiva
y destructiva hará que ciertos colores se reflejen y con base en el color de la
superficie de la oblea se puede deducir el espesor de la capa de Óxido.

Difusión
Es el proceso mediante el cual los átomos se mueven de una región de alta
concentración a una de baja a través del cristal semiconductor. En el proceso de
manufactura la difusión es un método mediante el cual se introducen átomos de
impurezas en el Silicio para cambiar su resistividad; por lo tanto, para acelerar el
proceso de difusión de impurezas se realiza a altas temperaturas (1000 a 1200 °C),
esto para obtener el perfil de dopaje deseado. Las impurezas más comunes utilizadas
como contaminantes son el Boro (tipo p), el Fósforo (tipo n) y el Arsénico (tipo n). Si la
concentración de la impureza es excesivamente fuerte, la capa difundida también
puede utilizarse como conductor.

Implantación de iones
Es otro método que se utiliza para introducir átomos de impurezas en el cristal
semiconductor. Un implantador de iones produce iones del contaminante deseado,
los acelera mediante un campo eléctrico y les permite chocar contra la superficie del
semiconductor. La cantidad de iones que se implantan puede controlarse al variar la
corriente del haz (flujo de iones). Este proceso se utiliza normalmente cuando el
control preciso del perfil del dopaje es esencial para la operación del dispositivo.

Deposición por medio de vapor químico

Es un proceso mediante el cual gases o vapores se hacen reaccionar químicamente,
lo cual conduce a la formación de sólidos en un sustrato. Las propiedades de la capa
de óxido que se deposita por medio de vapor químico no son tan buenas como las
de un óxido térmicamente formado, pero es suficiente para que actúe como aislante
térmico. La ventaja de una capa depositada por vapor químico es que el óxido se
deposita con rapidez y a una baja temperatura (menos de 500 °C).

Metalización
Su propósito es interconectar los diversos componentes (transistores, condensadores,
etc.) para formar el circuito integrado que se desea, implica la deposición inicial de
un metal sobre la superficie del Silicio. El espesor de la película del metal puede ser
controlado por la duración de la deposición electrónica, que normalmente es de 1 a
2 minutos.

Fotolitografía
Esta técnica es utilizada para definir la geometría de la superficie de los diversos
componentes de un circuito integrado. Para lograr la fotolitografía, primeramente se
debe recubrir la oblea con una capa fotosensible llamada sustancia fotoendurecible
que utiliza una técnica llamada “de giro”; después de esto se utilizará una placa
fotográfica con patrones dibujados para exponer de forma selectiva la capa
fotosensible a la iluminación ultravioleta. Las áreas opuestas se ablandarán y podrán
ser removidas con un químico, y de esta manera, producir con precisión geometrías
de superficies muy finas. La capa fotosensible puede utilizarse para proteger por
debajo los materiales contra el ataque químico en húmedo o contra el ataque
químico de iones reactivos. Este requerimiento impone restricciones mecánicas y
ópticas muy críticas en el equipo de fotolitografía.

Empacado
Una oblea de Silicio puede contener varios cientos de circuitos o chips terminados,
cada chip puede contener de 10 o más transistores en un área rectangular,
típicamente entre 1 mm y 10 mm por lado. Después de haber probado los circuitos
eléctricamente se separan unos de otros (rebanándolos) y los buenos (“pastillas”) se
montan en cápsulas (“soportes”). Normalmente se utilizan alambres de oro para
conectar las terminales del paquete al patrón de metalización en la pastilla; por
último, se sella el paquete con plástico o resina epóxica al vacío o en una atmósfera
inerte.
Componentes Electrónicos más usados en el
diseño de circuitos
MOSFET
Se prefiere el MOSFET canal n al MOSFET canal p. La movilidad de la superficie de
electrones del dispositivo de canal n es de dos a cuatro veces más alta a la de los
huecos. Este transistor ofrece una corriente más alta y una resistencia baja; así como
una transconductancia más alta. Su diseño se caracteriza por su voltaje de umbral y
sus tamaños de dispositivos, en general, los MOSFET (tipo n o p) se diseñan para que
tengan voltajes de umbral de magnitud similar para un proceso particular; por lo
tanto, los circuitos MOSFET son mucho más flexibles en su diseño.

Resistencias
Las regiones de distinta difusión tienen diferente resistencia. El pozo se suele utilizar
para resistencias de valor medio, mientras que las difusiones n+ y p+ son útiles para
resistencias de valor bajo. Cuando se diseña un valor real de una resistencia se hace
a través del cambio de la longitud y el ancho de las regiones difundidas. Todas las
resistencias difundidas están autoaisladas por las uniones pn polarizadas a la inversa.
Sin embargo una desventaja es que están acompañadas por una sustancial
capacitancia parásita de unión que los hace no muy útiles en el uso de frecuencias
altas. Además, es posible que exista una variación en el valor real de la resistencia
cuando se aumenta el voltaje debido a un efecto llamado JFET. Para obtener un
valor más exacto, se recomienda que se fabrique con una capa de polisilicio que se
coloca encima del grueso campo de Óxido.

Capacitores
Existen 2 tipos de estructura de condensador en los procesos CMOS, condensadores
MOS y de interpolador. La capacitación de compuerta MOS es básicamente la
capacitación de compuerta a fuente de un MOSFET, la cual depende del área de
dicha compuerta; este condensador exhibe una gran dependencia del voltaje, para
eliminar este problema, se requiere un implante n+ adicional para formar la placa
inferior de los condensadores. Estos dos condensadores MOS están físicamente en
contacto con el sustrato, lo que produce una gran capacitación parásita en la unión
pn en la placa inferior. El condensador interpoli exhibe características casi ideales
pero a expensas de incluir una segunda capa de polisilicio en el proceso CMOS,
donde los efectos parásitos se mantienen al mínimo. Para los 2 tipos de
condensadores anteriormente indicados (interpoli y MOS), los valores de
capacitancia pueden controlarse hasta un margen de error de 1%. Esta propiedad es
extremadamente útil para diseñar circuitos CMOS analógicos de precisión.

Transistor pnp lateral

Cuando se utilizan este tipo de dispositivos electrónico, el pozo n sirve como región de
base n con difusiones p+ como emisor y colector. La separación de entre las dos
difusiones determina el ancho de la base. Como el perfil de dopaje no está
perfeccionado para las uniones base-colector, y como el ancho de la base está
limitado por la resolución de fotolitográfica mínima, el desempeño de este dispositivo
no es muy bueno.
Resistores de base p y de base estrecha.
La difusión en la base p se puede utilizar para formar un resistor de base p directo.
Como la región de la base es, por lo general, de un nivel de dopaje relativamente
bajo y con una profundidad de unión moderada, es adecuada para resistores de
valor medio. Si se requiere un resistor de valor grande, se puede utilizar el de base
estrecha; ya que exhiben malos coeficientes de tolerancia y temperatura pero una
coincidencia relativamente buena.

Aplicación de los CI’s:

Diseño basado en Celdas Estándares (Standard Cell)
A mediados de 1980, un diseñador elegía a un fabricante de ASIC, y luego
implementaba el diseño utilizando las herramientas provistas por ese fabricante en
particular. A pesar de que existían herramientas de diseño provista por terceros, no
había un enlace efectivo entre éstas y los procesos productivos de los fabricantes.
Una solución a este problema, que además permitió aumentar la densidad de los
ASIC, fue la implementación de Celdas Estándares. Cada fabricante de ASIC creaba
bloques funcionales con características eléctricas conocidas, tales como los tiempos
de propagación, capacitancias e inductancias, que podían ser representadas en
las herramientas desarrolladas por terceros. El diseño basado en Celdas Estándares es
el uso de estos bloques funcionales para alcanzar densidades de puertas muy altas, y
un buen desempeño eléctrico. Este tipo de diseño se ubica entre diseño de Matriz de
Puertas, y el diseño hecho totalmente a la medida, en término de los costos fijos y de
fabricación de cada unidad.
Hacia finales de 1980, estuvieron disponibles las herramientas de síntesis lógica, tales
como el Design Compiler. Estas herramientas podían compilar descripciones HDL en
una lista de nodos al nivel de puertas. Esto dio paso a un estilo de diseño llamado
Diseño basado en Celdas Estándares. Este tipo de diseño contempla las siguientes
etapas conceptuales, aunque en la práctica estas etapas se traslapan
significativamente.
Estos pasos, llevados a cabo con el nivel de habilidad común en la industria, casi
siempre producen un dispositivo final que implementa correctamente el diseño
original, a menos que se introduzcan fallas al nivel físico de fabricación.

1. Un equipo de ingenieros de diseño comienza con la compresión no formal de

las funciones requeridas por el ASIC a diseñar, usualmente derivada del análisis
de requerimientos.
2. El equipo de diseño construye una descripción del ASIC para alcanzar estos
objetivos, utilizando un HDL. Este proceso es similar a escribir un programa
computacional en un lenguaje de alto nivel. Este usualmente es llamado el
diseño RTL (Register Transfer Level).
3. La validez del diseño es verificada a través de una simulación. Un sistema
virtual, implementado a nivel de software puede simular el desempeño de los
ASIC a velocidades equivalentes de mil millones de instrucciones por segundo.
 4. Una herramienta de síntesis lógica convierte el diseño RTL en un gran conjunto
de elementos de bajo nivel, llamados Celdas Estándares. Estos elementos son
tomados desde una biblioteca, que consiste en una colección de puertas
precaracterizadas (tales como NOR de 2 entradas, NAND de 2 entradas,
inversores, etc.). Las celdas estándares usualmente son específicas para el
fabricante del ASIC. El conjunto resultante de Celdas Estándares, junto a la
interconexión de ellas, es llamado la lista de nodos a nivel de puertas.
5. La lista de nodos es luego procesada por una herramienta de
posicionamiento, la cual ubica las Celdad Estándares en una región que
representa el ASIC final. Esta ubicación está sujeta a un conjunto de
restricciones. En ocasiones se utilizan técnicas avanzadas para optimizar el
posicionamiento.
6. La herramienta de ruteo toma la ubicación física de las celdas, y utiliza el
listado de nodos para crear las conexiones eléctricas entre ellas. La salida de
esta etapa es un conjunto de fotomáscaras, con las que el fabricante
producirá los circuitos integrados.
7. Se puede hacer una estimación bastante precisa de los retardos finales, las
resistencias y capacitancias parásitas y del consumo de energía. Estas
estimaciones son usadas en la ronda final de pruebas. Estas pruebas
demostrarán que el dispositivo funcionará en los rangos de temperatura y
voltaje extremos. Cuando estas pruebas finalizan, la información de las
fotomáscaras es entregada para la fabricación del chip.
Estos pasos de diseño son también comunes al diseño de un producto estándar. La
diferencia significativa es que el diseño con Celdas Estándares utiliza la biblioteca de
celdas del fabricante, que ha sido utilizada en potencialmente cientos de otros
diseños, y por lo tanto constituyen un riesgo mucho menor que un diseño hecho
totalmente a la medida. Las Celdas Estándares producen una densidad de diseño
con un costo comparativamente más bajo, y pueden también integrar núcleos IP y
SRAM en una forma efectiva, a diferencia de las matrices de puertas.

Diseño basado en Matriz de Puertas (Gate Array)

El diseño basado en Matriz de Puertas (gate array) es un método de manufactura

en donde las capas difundidas, es decir, los transistores y otros elementos activos
están predefinidos, y las obleas que contienen estos dispositivos se mantienen en
stock antes de la metalización, es decir, desconectadas. El proceso de diseño físico
luego define la interconexión del dispositivo final. Para la mayoría de los fabricantes
de ASIC, esto consiste de dos a cinco capas metálicas, cada una perpendicular a la
que la precede. Los costos fijos son mucho más bajos, ya que las máscaras litográficas
se requieren sólo para las capas metálicas, y los ciclos productivos son mucho más
cortos, ya que la metalización es un proceso comparativamente más rápido. También
es importante para el diseñador que con este método se pueden conseguir retardos
de propagación mínimos, comparado con las soluciones basadas en FPGA
disponibles en el mercado.
Los ASIC basados en matriz de puertas requieren siempre de un compromiso, ya que
al determinar la correspondencia de un diseño determinado con las obleas que el
fabricante tiene es stock, nunca da una utilización del 100%. A menudo las
dificultades que aparecen al rutear las interconexiones, requieren migrar a un
dispositivo con un arreglo más grande, con el consecuente aumento en el costo del
dispositivo. Estos problemas frecuentemente son resultado del software utilizado para
desarrollar las interconexiones.
En la actualidad, los diseños formados solamente por puertas lógicas raramente son
implementados con Matriz de puertas, y son reemplazados por dispositivos
programables, como las FPGA, las cuales pueden ser programadas por el usuario, y el
costo fijo asociado es mínimo, un costo por unidad marginalmente superior, y
desempeño comparable. Hoy, las Matrices de puertas están evolucionando en ASIC
estructurados, que consisten en un gran núcleo IP (Intellectual Property), como un
procesador, una unidad DSP, periféricos, memorias y bloques lógicos
reconfigurables. Este cambio se debe principalmente a que los ASIC son capaces de
integrar estos grandes bloques de sistemas funcionales, y los "sistemas en un chip"
(SoC) requieren más que sólo bloques lógicos.
El término "Matriz de puertas" (Gate Array) es casi sinónimo del término "Semi a la
medida" (Semi-Custom). El término utilizado depende de quién lo utilice; si se es un
ingeniero de proceso, probablemente se utilice el término "Semi a la medida",
mientras que si se es un diseñador a nivel lógico, se utiliza "Matriz de puertas" (Gate
Array).

Diseño hecho totalmente a la medida (Full Custom Circuits)

Por otro lado, el diseño hecho totalmente a la medida define la totalidad de las
capas litográficas del dispositivo. Este se utiliza tanto para el diseño de ASIC como
para el diseño de productos estándares.
Los beneficios de este método usualmente incluye un área reducida (y
consecuentemente costos por unidad menores), mejoras en el desempeño y también
la habilidad de integrar componentes analógicos y otros componentes pre-
diseñados, como son los microprocesadores que forman un SoC.
Las desventajas del diseño totalmente a la medida son un costo y tiempo de
desarrollo mayores, costos fijos mayores, mayor complejidad del software CAD y la
necesidad de habilidades mucho mayores por parte del equipo de diseño.
Sin embargo, para diseños puramente digitales, las librerías de "celdas estándares",
junto con los sistemas CAD modernos, pueden ofrecer ventajas considerables en
términos de costos y desempeño junto a un bajo riesgo. Las herramientas de layout
automático son rápidas y fáciles de usar, y ofrecen la posibilidad de optimizar
manualmente cualquier aspecto que limite el desempeño del diseño.

Diseño estructurado (Structured Array)

El diseño estructurado de ASIC es una expresión ambigua, con diferentes significados
dependiendo del contexto. Éste es un término relativamente nuevo en la industria, lo
que explica que haya variaciones en su definición. Sin embargo, la premisa básica es
que tanto el ciclo de manufactura como el ciclo de diseño se reducen comparado
con los ASIC basados en celdas, gracias a la existencia de capas metálicas
predefinidas (que reducen el tiempo de fabricación), y una pre-caracterización de lo
que está en el silicio (lo que reduce el tiempo de diseño).
Una definición establece que en un diseño ASIC estructurado, las máscaras de las
capas lógicas están predefinidas por el vendedor del ASIC (en algunos caso por un
tercero). El diseño se realiza al crear capas de metal hechas a la medida, que crean
conexiones entre los elementos predefinidos de las capas inferiores. La tecnología de
"ASIC estructurados" es vista como el puente que une la barrera entre las FPGA y los
diseños ASIC de celdas estándares. Debido a que sólo un número pequeño de las
capas del chip deben ser producidas a la medida, los "ASIC estructurados" tienen
costos fijos menores que los chip basados en celdas estándares o hechos totalmente
a la medida, los que requieren producir un conjunto completo de máscaras para
cada diseño. Esto corresponde, en efecto, a la misma definición de una Matriz de
Puertas.
Lo que hace a los ASIC estructurados diferente de las matrices de puertas es que en
estas últimas, las capas metálicas predefinidas sirven para acelerar el proceso de
fabricación. En los ASIC estructurados, la metalización predefinida sirve
principalmente para reducir el costo del conjunto de máscaras, y también se utiliza
para reducir el ciclo de desarrollo. Por ejemplo, en un diseño basado en celdas o en
matriz de puertas, el usuario a menudo debe diseñar la alimentación, el reloj y las
estructuras de prueba; éstas están predefinidas en la mayoría de los ASIC
estructurados, lo que se traduce en un ahorro de tiempo y costos. Asimismo, las
herramientas utilizadas para los ASIC estructurados pueden reducir sustancialmente y
facilitar el diseño, ya que la herramienta no tienen que realizar todas las funciones
necesarias para los ASIC basados en celdas. En algunos casos, los vendedores de
ASIC estructurados requieren de herramientas hechas a la medida para usar sus
dispositivos, lo que también permite acelerar la manufactura.
Otro aspecto importante sobre los ASIC estructurados es que permiten el uso de IP
que son comunes a ciertas aplicaciones, o segmentos de la industria, en vez de ser
diseñados. Al construir la IP directamente en la arquitectura, el diseñador puede
nuevamente ahorrar tanto tiempo como dinero, comparado con el diseño de IP en
ASIC basadas es celdas.
El mejor consejo es leer cuidadosamente como el vendedor define un ASIC
estructurado en particular, ya que existen diferencias significativas entre las ofertas de
los distintos vendedores.

Librería de celdas, diseño basado en IP, macros

Las bibliotecas de celdas de primitivos lógicos, comúnmente son suministrados por el
fabricante del dispositivo como parte de sus servicios. Aunque no tienen un costo
adicional, se entregan bajo un acuerdo de confidencialidad y serán considerados
como propiedad intelectual del fabricante. Usualmente su diseño físico estará
predefinido, por lo cual se denominan "macros duros".
Pero lo que la mayoría de los ingenieros entiende como "propiedad intelectual" son
los núcleos IP, diseños comprados a terceros como subcomponentes de un ASIC más
grande. Pueden suministrarse como una descripción HDL (a menudo denominadas
"macros blandos"), o como un diseño totalmente ruteado que puede ser impreso
directamente en la máscara del ASIC. Actualmente muchas organizaciones venden
estas IP prediseñadas, y las organizaciones más grandes pueden tener un
departamento completo para producir estas IP para el resto de la organización. Por
ejemplo, uno puede comprar CPUs, ethernet, USB o interfaces telefónicas. De hecho,
el amplio rango de funciones disponibles en la actualidad es un factor significativo en
el aumento de la electrónica en los años 1990 y 2000; como crear propiedad
intelectual toma mucho tiempo y dinero, su reutilización y desarrollos posteriores,
reduce drásticamente los ciclos de los productos y mejora su calidad.
Los macros suaves a menudo no dependen del proceso, es decir, pueden ser
fabricados en un amplio rango de procesos de manufactura y por diferentes
empresas.
Los macros duros están limitados a un proceso, y es necesario esfuerzos adicionales
para migrarlos a otros procesos o empresas.

FPGA

Las FPGA (Field Programmable Gate Array, matriz de puertas programables) se

asemejan a las matrices de puertas pero son programables por el usuario en lugar de
fabricadas a medida para cada aplicación. Aunque su densidad siempre será menor
consiguen integrar un gran número de puertas, en el 2008 son asumibles diseños en
65nm con más de 10 millones de puertas, decenas de megabits de RAM e incluso
varios procesadores, esto las hace suficientes para la mayoría de aplicaciones. La ley
de Moore y el creciente coste de inversión de las tecnologías juega a su favor y hace
que su cuota de mercado crezca consistentemente cada año. Ver el artículo
dedicado a las FPGA

Obleas multiproyecto
Algunos fabricantes ofrecen obleas multiproyecto, MPW por sus siglas en inglés, como
un método para obtener prototipos de bajo costo. A menudo llamados ""shuttles"",
estos MPW, que contienen varios diseños, se fabrican a intervalos regulares,
comúnmente con poca responsabilidad por parte del fabricante. El contrato incluye
el ensamblaje de un puñado de dispositivos. El servicio incluye el suministro de una
base de datos de diseños físicos. El fabricante es a menudo llamado como "fundición
de silicio", debido a la poca participación que tienen durante el proceso.
 CONCLUSION:

En esta investigación se ha estudiado la tecnología de fabricación de

circuitos integrados. Se ha tratado de explicar brevemente la secuencia de
procesos necesarios para fabricar un dispositivo en cada una de las tecnologías
seleccionadas basándonos en las explicaciones de capítulos previos dedicados al
estudio de la oxidación, difusión, implantación iónica, litografía, etc.
Presentes hoy día en todos los dispositivos electrónicos. Es un proceso complejo y
en el que intervienen numerosas etapas de fotolitografía y procesado químico,
durante las cuales los circuitos se generan sobre una oblea hecha de materiales
puramente semiconductores. Para ello se emplea mayoritariamente el silicio,
aunque también se usan semiconductores compuestos para aplicaciones
específicas, como el arseniuro de galio.
Se aprendió que los dispositivos integrados pueden ser tanto analógicos como
digitales.
Bibliografía:

https://blog.330ohms.com/2013/12/11/que-son-los-circuitos-integrados/
https://definicion.de/circuito-integrado/
http://www.ladelec.com/teoria/electronica-digital/363-familias-logicas-de-
circuitos-integrados
http://hectorpiro.over-blog.es/article-definicion-usos-circuitos-integrados-
85875847.html
http://www.edutecne.utn.edu.ar/microelectronica/02-
FABRICACION%20DE%20CIRCUITOS%20INTEGRADOS.pdf
http://electronica.ugr.es/~amroldan/deyte/cap13#133