CIRCUITO LOGICO DEL SUMADOR DE 2 BITS

SUMANDO B
DECODIFICADOR BCD 7 SEGMENTOS + DISPLAY
B1 B0 A1 A0 SUMANDO A
DECODIFICADOR BCD 7 SEGMENTOS + DISPLAY

SUMA = B+A
DECODIFICADOR BCD 7 SEGMENTOS + DISPLAY

S0

S1

S2

CODIGO DE ALUMNO
201610538
NOMBRE DE ALUMNO
Calizaya Chipana, Yohanna Yessica
 RESOLUCION:
Teniendo como referencia el circuito sumador de 1 bit mostrado:

CIRCUITO LOGICO SUMADOR DE 1BIT

CIRCUITO LOGICO TABLA DE VERDAD FUNCION LOGICA

𝑆 = 𝐴+𝐵

Planteamiento del circuito sumador de dos números binarios de 2 bits, para ello se realiza con las condiciones de la
función suma para dos números de 2 bits.

PLANTEAMIENTO DEL CIRCUITO LOGICO SUMADOR DE 2 BITS

TABLA DE VERDAD
 SALIDA S0
TABLA DE VERDAD MAPA DE KARNAUGH

B1 B0 A1 A0 S0
0 0 0 0 0 0
1 0 0 0 1 1
2 0 0 1 0 0
3 0 0 1 1 1
4 0 1 0 0 1
5 0 1 0 1 0
6 0 1 1 0 1
7 0 1 1 1 0
8 1 0 0 0 0
9 1 0 0 1 1
FUNCION LOGICA
10 1 0 1 0 0
11 1 0 1 1 1
12 1 1 0 0 1
13 1 1 0 1 0 𝑆0 = 𝐵̅0 . 𝐴0 + 𝐵0 . 𝐴̅0
14 1 1 1 0 1
15 1 1 1 1 0 𝑆0 = 𝐵0 ⨁𝐴0

CIRCUITO LOGICO
 SALIDA S1
TABLA DE VERDAD MAPA DE KARNAUGH

B1 B0 A1 A0 S1
0 0 0 0 0 0
1 0 0 0 1 0
2 0 0 1 0 1
3 0 0 1 1 1
4 0 1 0 0 0
5 0 1 0 1 1
6 0 1 1 0 1
7 0 1 1 1 0
FUNCION LOGICA
8 1 0 0 0 1
9 1 0 0 1 1
10 1 0 1 0 0 𝑆1 = 𝐵̅1 . 𝐵̅0 . 𝐴1 + 𝐵̅1 . 𝐴1 . 𝐴̅0
11 1 0 1 1 0 +𝐵1 . 𝐵̅0 . 𝐴1̅ + 𝐵1 . 𝐴1̅ . 𝐴̅0
12 1 1 0 0 1 +𝐵̅1 . 𝐵0 . 𝐴1̅ . 𝐴0 + 𝐵1 . 𝐵0 . 𝐴1 . 𝐴0
13 1 1 0 1 0
𝑆1 = 𝐵̅0 . (𝐵1 ⨁𝐴1 ) + 𝐴̅0 . (𝐵1 ⨁𝐴1 ) + 𝐵0 . 𝐴0 . (𝐵
̅̅̅̅̅̅̅̅̅
1 ⨁𝐴1 )
14 1 1 1 0 0
15 1 1 1 1 1 𝑆1 = (𝐵1 ⨁𝐴1 ). (𝐵̅0 + 𝐴̅0 ) + 𝐵0 . 𝐴0 . (𝐵
̅̅̅̅̅̅̅̅̅
1 ⨁𝐴1 )

𝑆1 = (𝐵1 ⨁𝐴1 ). ̅̅̅̅̅̅̅̅ ̅̅̅̅̅̅̅̅̅

𝐵0 . 𝐴0 + 𝐵0 . 𝐴0 . (𝐵 1 ⨁𝐴1 )
𝑆1 = (𝐵1 ⨁𝐴1 ) ⨁ (𝐵0 . 𝐴0 )

CIRCUITO LOGICO
 SALIDA S2
TABLA DE VERDAD MAPA DE KARNAUGH

B1 B0 A1 A0 S2
0 0 0 0 0 0
1 0 0 0 1 0
2 0 0 1 0 0
3 0 0 1 1 0
4 0 1 0 0 0
5 0 1 0 1 0
6 0 1 1 0 0
7 0 1 1 1 1
8 1 0 0 0 0
9 1 0 0 1 0 FUNCION LOGICA
10 1 0 1 0 1
11 1 0 1 1 1
12 1 1 0 0 0
𝑆2 = 𝐵1 . 𝐴1 + 𝐵1 . 𝐵0 . 𝐴0 + 𝐵0 . 𝐴1 . 𝐴0
13 1 1 0 1 1
14 1 1 1 0 1 𝑆2 = 𝐵1 . 𝐴1 + 𝐵0 . 𝐴0 . (𝐵1 + 𝐴1 )
15 1 1 1 1 1

CIRCUITO LOGICO