CURSO IT1

MODULO DE ELECTRONICA APLICADA

SOLUCIÓN AL EXAMEN PARTE 1
SISTEMAS COMBINACIONALES

1.- Plantear la tabla de verdad de un circuito de contactos con 4

interruptores y dos lámparas de forma que cumpla con las especificaciones
siguientes:

 La lámpara L1 se encenderá cuando se activen 2 o más interruptores.

 La lámpara L2 se encenderá siempre, excepto si se han pulsado

simultáneamente los dos primeros interruptores.

SOLUCION: C D d c b a L1 L2

15 0 0 0 0 0 0 1

14 1 0 0 0 1 0 1

13 2 0 0 1 0 0 1

12 3 0 0 1 1 1 1

11 4 0 1 0 0 0 1

10 5 0 1 0 1 1 1

9 6 0 1 1 0 1 1

8 7 0 1 1 1 1 1

7 8 1 0 0 0 0 1

6 9 1 0 0 1 1 1

5 10 1 0 1 0 1 1

4 11 1 0 1 1 1 1

3 12 1 1 0 0 1 0

2 13 1 1 0 1 1 0

1 14 1 1 1 0 1 0

0 15 1 1 1 1 1 0
 2.- En el problema anterior, obtener la ecuación canónica numérica en
forma de suma de productos de L1 y en forma de producto de sumas de
L2. Escribir las ecuaciones algebraicas. Solo poner 3 términos en L1

SOLUCION:
_ _ _
F= Σ4 (3, 5, 6, 7, 9, 10, 11, 12, 13, 14, 15) = cba + cba + cba +…
011 101 110
3 5 6

__ _ _ _ _ _ __ _ _ _
F= π4 (0, 1, 2, 3) = (d+c+b+a) (d+c+b+a) (d+c+b+a) (d+c+b+a)
0 0 0 0 0 0 01 0 0 1 0 0 0 1 1
0 1 2 3

3.- Simplificar por el método tabular de Karnaugh la ecuación:

F= Σ4 (1, 3, 4, 15, 10) + Σx (0, 2, 8, 9, 11, 13)

SOLUCION:
 4.- Para que un ascensor de 2 plantas ascienda se tienen que cumplir las
siguientes especificaciones: Estando en la planta baja debe de estar cerrada
la puerta y haber pulsado el botón interior de cambio de planta o bien,
estando en la planta baja con la puerta cerrada haber pulsado el botón
exterior de llamada desde la primera planta. El ascensor no funcionará si
salta un sensor que indica sobrepeso. Las mismas condiciones tienes que
cumplir si está en la planta alta para descender pero con los homólogos
botones cambiados. Se desea saber las ecuaciones de los motores de
subida bajada.

 FINAL DE CARRERA QUE INDICA ESTAR EN PLANTA ALTA A

 FINAL DE CARRERA QUE INDICA ESTAR EN LA PLANTA BAJA B
 SENSOR QUE INDICA PUERTA CERRADA C
 BOTON INTERIOR DE CAMBIO DE PLANTA D
 SENSOR QUE INDICA QUE HAY SOBREPESO E
 BOTON EXTERIOR DE LLAMADA SITUADO EN LA PLANTA BAJA F
 BOTON EXTERIOR DE LLAMADA SITUADO EN LA PLANTA ALTA G
 MOTOR DE SUBIDA MS
 MOTOR DE BAJADA MB

SOLUCION: _
MS = (BCD + BCG) * E

El ascensor ascenderá (MS =1) si estando en la planta baja B y tiene

la puerta cerrada C y se ha pulsado el botón interior de cambio de planta D
o bien, si está en la planta baja B y tiene la puerta cerrada C y se ha
pulsado el botón de llamada en la planta alta G.
_
Todo lo anterior se cumplirá siempre que no haya sobrepeso E

La ecuación que se debe implementar lleva algunas correcciones por

seguridad:

 El ascensor ascenderá mientras se pulse la llamada de la planta alta y

no se esté pulsando la llamada de la planta baja (además de las otras
condiciones).

 Para que el ascensor suba, no puede estar activado el motor de

bajada.
_ _ ___
MS = (BCD + BCGF) * E * MB

Sacando factor común:

_ _ ___
MS = BC * (D + GF) * E * MB

Para el motor de bajada procedemos de idéntica forma:

_ _ __ ___
MB = (ACD + ACF) * E Por seguridad: MB = (ACD + ACFG) * E * MS
_ _ ___
MB = AC * (D + FG) * E * MS
 5.- Pasar a puertas NAND de 2 entradas la ecuación:
_ _
F= c*d + a*b

SOLUCION: Cuando hay que implementar un circuito con una ecuación

similar a la anterior con productos, sumas e inversiones, hay que
comprobar cómo sería la ecuación equivalente del circuito empleando
solamente puertas NAND ya que puede salir más económico. En la figura
aparece el C. I. TTL 7400 que contiene 4 puertas NAND en su interior:

Vamos a implementar el circuito con puertas NAND de dos entradas.

Para ello negamos dos veces la ecuación, con el objetivo de convertir la
suma en un producto.

___________ ______________
___________ _____ ______
_ _ _ _
F=c*d+a*b = F= c*d * a*b

Implementando con puertas NAND de 2 entradas:

Ha merecido la pena hacerlo porque con dos circuitos integrados

7400 puede construirse el circuito. De la otra forma nos hubieran hecho
falta 3circuitos integrados: uno para las sumas, otro para los productos y
otro para las inversiones.
 6.- Implementar la función F = Σ3 (1,5) + Σx (6) con un
multiplexor comercial 74151.

SOLUCION: Una de las principales aplicaciones de los multiplexores

es que permite implementar ecuaciones correspondientes al
funcionamiento de una función lógica, reemplazando con un solo chip
gran cantidad de cableado y de circuitos integrados.

El multiplexor con el que nos mandan implementar la función es el

74151, en el que podemos observar que tiene 8 entradas, una salida Y y
otra salida W que es la negación de Y. Lleva una habilitación activa por cero
(patilla 7 = STROBE), 3 líneas de selección: C, B y A y los dos terminales de
alimentación: Vcc y GND.

Para implementar una función con multiplexor, se debe seguir el

siguiente protocolo:

 Se conectan a las entradas de selección las variables de entrada

del problema, respetando el orden de los pesos.
 Se conectan las entradas de datos a nivel uno o a cero, según
convenga a la configuración escogida con la entrada de selección.
Para facilitar esta labor se copia la salida de la tabla de verdad
sobre las entradas respetando el orden.

La salida W que es la negación de la salida, no se utiliza y se deja al

aire.
 7.- Restar en el convenio de complemento a 2´S: 2910 - 1410 en
binario.

SOLUCION:

En primer lugar, pasamos los números 29 y 14 al binario natural.

29 = 11101
14 = 1110

Para que salga correcta la operación hay que tener en cuenta que
ambos tienen que tener el mismo número de bits. Añadimos un cero por
la izquierda al número 14, quedando:

29 = 11101
14 = 01110

La operación a realizar es:

29 – 14 = 15

Vamos a hacerla transformándola en una suma:

29 + (-14) =15

Hay que representar el número -14 en código de complemento a dos.

Lo primero que hacemos es cambiar los ceros por los unos y en segundo
lugar le sumamos 1:

14 = 01110
-14 = 10001
+ 1
---------
101110

Despreciando el acarreo producido hemos obtenido que -14 = 01110

Realizamos la suma final:

29 = 11101
+ (-14) = 01110
--------------------
15 = 1 01111

Despreciando el acarreo producido y quitando el cero de la izquierda

podemos comprobar como el resultado es el correcto ya que

1510 = 11112
 8.- Dibuja el diagrama de bloques y la tabla de verdad de un
codificador con prioridad que lleva:
 4 entradas activas por cero
 Inhibición de entrada activa por cero
 Dos salidas X e Y, que distingan los casos en los que puede
haber estados repetidos en las salidas.

SOLUCION: Como en el enunciado no dice nada sobre las salidas y tenemos 4

entradas, aplicando la regla del 2n: buscamos un número que elevado a 2 nos de 4 y de
ahí deducimos que n=2, es decir, nos hacen falta 2 salidas para poder traducir los 4
posibles casos en que activemos las entradas de forma normal. Como tampoco dice el
enunciado que las salidas son activas por cero, entonces la dibujamos activa por uno,
quedando el diagrama de bloques:

En los diagramas de bloques no se dibujan la alimentaciones por eso no hemos

añadido Vcc y GND.

Recordamos que un codificador es un sistema combinacional que traduce al

binario el número de orden de la entrada activada. Ej.: Si activamos la entrada E3
aparecerá en la salida 11 que es el 3 en binario. Si activamos la E2, aparecerá en la
salida 10 y así sucesivamente.

El codificador es prioritario y en caso de que se activen a la vez más de una

entrada, traducirá la entrada con mayor número de orden.

Tabla de verdad:

ENTRADAS SALIDAS
__ __ __ __ __
EI E3 E2 E1 E0 S1 S0 X Y COMENTARIO

1 X X X X 0 0 0 0 CODIFICADOR INHIBIDO
0 1 1 1 1 0 0 0 1 NINGUNA ENTRADA ACTIVADA
0 1 1 1 0 0 0 1 0 ENTRADA E0 ACTIVADA
0 1 1 0 X 0 1 1 0 ENTRADA E1 ACTIVADA
0 1 0 X X 1 0 1 0 ENTRADA E2 ACTIVADA
0 0 X X X 1 1 1 0 ENTRADA E3 ACTIVADA
 El primer caso que aparece en la tabla: Hay un 1 en EI: como esa entrada es
activa por cero, un uno no la activa y significa que los interruptores electrónicos no
dejan pasar las señales de entrada hacia el núcleo del codificador. En ese caso decimos
que el codificador esta inhibido. En esta situación da igual el valor lógico que
introduzcamos en las entradas (que lo simbolizamos con una X, porque X puede ser
cero o uno) porque los valores lógicos que introduzcamos en dichas entradas no van a
alcanzar el núcleo del codificador. En este caso no hay nada que traducir y tenemos cero
en las dos salidas: S1= 0 y S0 = 0. Las salidas X e Y adoptan los valores X= 0 e Y = 0
para indicarnos que el codificador se encuentra inhibido. Estos dos últimos valores son
arbitrarios (en X e Y podemos poner o bien 00 o 01 o 10 o 11) y hemos elegido 00 para
hacerlo de forma ordenada.

ENTRADAS SALIDAS
__ __ __ __ __
EI E3 E2 E1 E0 S1 S0 X Y COMENTARIO

1 X X X X 0 0 0 0 CODIFICADOR INHIBIDO
0 1 1 1 1 0 0 0 1 NINGUNA ENTRADA ACTIVADA

El segundo caso de la tabla, que lleva un 1 en cada una de las 4 entradas, nos
indica que no se ha activado ninguna entrada. En efecto, al ser las entradas activas por
cero, un uno indica que no se han activado. No hay nada que traducir y tenemos cero en
las dos salidas: S1= 0 y S0 = 0. Las salidas X e Y adoptan los valores X= 0 e Y = 1
para indicarnos que estando el codificador habilitado, no se ha activado ninguna
entrada.

El tercer caso de la tabla: Entrada E0 activada, por eso lleva un cero en la

entrada E0. En este caso, el codificador traduce el número de orden de la entrada
activada, es decir traduce el cero al binario y por eso en las salidas S1S0 apararece la
combinación: 00. Las salidas X e Y adoptan otros valores distintos(X= 1, Y = 0) para
distinguir este caso de los anteriores, ya que los otros dos también tienen como salida
S1= 0 y S0 = 0.

ENTRADAS SALIDAS
__ __ __ __ __
EI E3 E2 E1 E0 S1 S0 X Y COMENTARIO

1 X X X X 0 0 0 0 CODIFICADOR INHIBIDO
0 1 1 1 1 0 0 0 1 NINGUNA ENTRADA ACTIVADA
0 1 1 1 0 0 0 1 0 ENTRADA E0 ACTIVADA

En este caso, el resto de las entradas permanecen desactivadas (a 1), porque si

estuviese activada alguna de ellas al ser tener prioridad el codificador, traduciría al
binario la entrada de más peso.
 El cuarto caso de la tabla: Entrada E1 activada, por eso lleva un cero en la
entrada E1. En este caso, el codificador traduce el número de orden de la entrada
activada, es decir traduce el 1 al binario dando en salida 01.

ENTRADAS SALIDAS
__ __ __ __ __
EI E3 E2 E1 E0 S1 S0 X Y COMENTARIO

1 X X X X 0 0 0 0 CODIFICADOR INHIBIDO
0 1 1 1 1 0 0 0 1 NINGUNA ENTRADA ACTIVADA
0 1 1 1 0 0 0 1 0 ENTRADA E0 ACTIVADA
0 1 1 0 X 0 1 1 0 ENTRADA E1 ACTIVADA
0 1 0 X X 1 0 1 0 ENTRADA E2 ACTIVADA
0 0 X X X 1 1 1 0 ENTRADA E3 ACTIVADA

Al ser prioritario el codificador debemos leerlo así: estando activada la entrada

E1, da igual que la entrada E0 esté activada o no ya que E1 es más poderosa que E0,
pero no pueden estar activadas las de mayor peso E3 y E2.

Los dos casos que faltan se entienden ya con la explicación dada anteriormente.