República Bolivariana De Venezuela

Ministerio Del Poder Popular Para La Defensa

Universidad Nacional Experimental De La Fuerza Armada Nacional

Vicerrectorado Regional Central – Núcleo Aragua

Extensión Maracay

Simulación y acoplamiento de
contador
(Flip-flop, compuertas e integrado
555)
(Informe)

Autores:
Docente: *Infante, Jesús
Luis Plata
*Hernández, Ire
Materia:
Sistemas digitales II

Ingeniería Electrónica

Octubre, 2019
 Introducción

El uso de dispositivos digitales garantiza esencialmente el reconocimiento

de datos en forma binaria, dándose el caso común a los dispositivos de dos
estados (biestables), que sirven como memoria básica para las operaciones de
lógica secuencial: Dispositivos con memoria más comúnmente utilizados; estos,
asumen solamente uno de dos posibles estados de salida. Tienen un par de salidas
que son complemento una de la otra. Tienen una o más entradas que pueden
causar que su estado cambie. En fin, este se denomina Flip flop. Para el presente,
se desea arreglar a base de dichos dispositivos una secuencia numérica (binaria)
yendo desde el número tres (3) hasta el número veintitrés.
 Marco teórico

Los flip flops se pueden clasificar en dos:

Asíncronos: Sólo tienen entradas de control. El más empleado es el flip

flop RS.

Síncronos: Además de las entradas de control necesita un entrada

sincronismo o de reloj.

Flip-Flop R-S (Set-Reset)

Utiliza dos compuertas NOR. S y R son las entradas, mientras que Q y Q’

son las salidas (Q es generalmente la salida que se busca manipular.)
La conexión cruzada de la salida de cada compuerta a la entrada de la otra
construye el lazo de reglamentación imprescindible en todo dispositivo de
memoria.

Flip-Flop T

El Flip-flop T cambia de estado en cada pulso de T. El pulso es un ciclo

completo de cero a 1. Con el flip flop T podemos complementar una entrada de
reloj al flip flop RS.
 Flip-Flop J-K (Jump-Keep)

El flip flop J-K es una mezcla entre el flip-flop S-R y el flip-flop T.

A diferencia del flip flop RS, en el caso de activarse ambas entradas a la vez, la
salida adquiere el estado contrario al que tenía.

Flip-Flop D (Delay)

El flip-flop D es uno de los FF más sencillos. Su función es dejar pasar lo

que entra por D, a la salida Q, después de un pulso del reloj.
 Procedimiento

En el presente, se tiene la posibilidad de realizar un contador utilizando

flip flop JK, yendo de manera ascendente desde el número 3 (00011) hasta el 23
(10111). Se plantea el uso de tales con los integrados 7476 –manteniendo cada
cual 2 flip flop JK- tomando solamente cinco en cuenta (denominándose desde la
A hasta la E). Haciendo uso del mapa de Karnaugh, se toman en cuenta distintas
ecuaciones para hacer el estado presente un estado futuro deseado; se toma la
decisión realizar mecanismos tipos Toggle (Flip flop tipo T), donde cada número
binario respectivo del estado futuro, al encontrarse con un cambio de nivel,
mantendrá un uno (1) lógico y, en caso de no presentar cambio, mantendrá un
cero (0) lógico. En total, se refiere al uso de ocho integrados AND (7408) cada
cual con cuatro puertos y 4 integrados OR (7432) para una conexión asíncrona de
pulsos de reloj (555) aestable.

Reloj 555 aestable

Tabla de la verdad tipo T (Para números del 3 al 23)

Ecuaciones resultantes

T0

*B’C’D + AB’D’ + A’C + A’B + E’

T1

*A’E + D’E +B’C’E + ABC’ + A’B’C’D’

T2

*A’DE + B’DE + ABC

T3

*AB+A’CDE
T4

*AB + BCDE + ACDE

Ilustraciones

T4

T3
T2

T1
T0