Вы находитесь на странице: 1из 9

INTRODUCCIÓN

En esta ocasión diseñaremos un reloj digital síncrono con flip-flops D,


previamente en clase hemos utilizados estos para diseñar contadores
síncronos ascendentes y descendentes.

DISEÑO:

Modulo contador síncrono de 0 a 9

Para el diseño de este utilizaremos la cantidad de flip-flop 2 elevado a la n,


donde esta se aproxime al 9. En este caso la cantidad de flip-flop serían 4.
Para este necesitaremos una señal de entrada Cin, cuando esta sea 0 logico
los estados siguientes serán iguales a los estados anteriores y cuando esta sea
un 1 logico los estados siguientes si variaran. Tambien obtendremos una señal
de salida Cout que habilitara el siguiente contador, esta funcionara como el Cin
del siguiente contador.

Observemos las tablas:

Cin Q4 Q3 Q2 Q1
0 0 0 0 0
0 0 0 0 1
0 0 0 1 0
0 0 0 1 1
0 0 1 0 0
0 0 1 0 1
0 0 1 1 0
0 0 1 1 1
0 1 0 0 0
0 1 0 0 1
0 1 0 1 0
0 1 0 1 1
0 1 1 0 0
0 1 1 0 1
0 1 1 1 0
0 1 1 1 1
1 0 0 0 0
1 0 0 0 1
1 0 0 1 0
1 0 0 1 1
1 0 1 0 0
1 0 1 0 1
1 0 1 1 0
1 0 1 1 1
1 1 0 0 0
1 1 0 0 1
D4 D3 D2 D1 Cout
Q4+1 Q3+1 Q2+1 Q1+1 Cout
0 0 0 0 0
0 0 0 1 0
0 0 1 0 0
0 0 1 1 0
0 1 0 0 0
0 1 0 1 0
0 1 1 0 0
0 1 1 1 0
1 0 0 0 0
1 0 0 1 0
1 0 1 0 0
1 0 1 1 0
1 1 0 0 0
1 1 0 1 0
1 1 1 0 0
1 1 1 1 0
0 0 0 1 0
0 0 1 0 0
0 0 1 1 0
0 1 0 0 0
0 1 0 1 0
0 1 1 0 0
0 1 1 1 0
1 0 0 0 0
1 0 0 1 0
0 0 0 0 1

Luego hacemos los mapas de karnaugh para los estados siguientes y el Cout
en función de los estados anteriores y Cin.

Para Q4+1:

̅̅̅̅
𝑄2. ̅̅̅̅
𝑄1 ̅̅̅̅
𝑄2. 𝑄1 𝑄2. 𝑄1 𝑄2. ̅̅̅̅
𝑄1
̅̅̅̅̅. 𝑄4
𝐶𝑖𝑛 ̅̅̅̅. 𝑄3
̅̅̅̅ 0 0 0 0
̅̅̅̅̅ ̅̅̅̅
𝐶𝑖𝑛. 𝑄4. 𝑄3 0 0 0 0
̅̅̅̅̅
𝐶𝑖𝑛. 𝑄4. 𝑄3 1 1 1 1
̅̅̅̅̅
𝐶𝑖𝑛. 𝑄4. ̅̅̅̅𝑄3 1 1 1 1
𝐶𝑖𝑛. 𝑄4̅̅̅̅. 𝑄3
̅̅̅̅ 0 0 0 0
̅̅̅̅
𝐶𝑖𝑛. 𝑄4. 𝑄3 0 0 1 0
𝐶𝑖𝑛. 𝑄4. 𝑄3 x x x x
𝐶𝑖𝑛. 𝑄4. ̅̅̅̅𝑄3 1 0 x x

̅̅̅̅̅. 𝑄4 + 𝑄4. 𝑄1
Se deduce que: 𝑄4 + 1 = 𝐶𝑖𝑛 ̅̅̅̅ + 𝐶𝑖𝑛. 𝑄3. 𝑄2. 𝑄1
Para Q3+1:

̅̅̅̅
𝑄2. ̅̅̅̅
𝑄1 ̅̅̅̅
𝑄2. 𝑄1 𝑄2. 𝑄1 𝑄2. ̅̅̅̅
𝑄1
̅̅̅̅̅. 𝑄4
𝐶𝑖𝑛 ̅̅̅̅. 𝑄3
̅̅̅̅ 0 0 0 0
̅̅̅̅̅ 𝑄4
𝐶𝑖𝑛. ̅̅̅̅. 𝑄3 1 1 1 1
̅̅̅̅̅
𝐶𝑖𝑛. 𝑄4. 𝑄3 1 1 1 1
̅̅̅̅̅
𝐶𝑖𝑛. 𝑄4. ̅̅̅̅𝑄3 0 0 0 0
𝐶𝑖𝑛. 𝑄4̅̅̅̅. 𝑄3
̅̅̅̅ 0 0 1 0
𝐶𝑖𝑛. 𝑄4̅̅̅̅. 𝑄3 1 1 0 1
𝐶𝑖𝑛. 𝑄4. 𝑄3 x x x x
𝐶𝑖𝑛. 𝑄4. ̅̅̅̅𝑄3 0 0 x x

Se deduce que: 𝑄3 + 1 = ̅̅̅̅̅


𝐶𝑖𝑛. 𝑄3 + 𝑄3. ̅̅̅̅
𝑄2 + 𝑄3. ̅̅̅̅
𝑄1 + 𝐶𝑖𝑛. ̅̅̅̅
𝑄3. 𝑄2. 𝑄1

Para Q2+1:

̅̅̅̅. 𝑄1
𝑄2 ̅̅̅̅ ̅̅̅̅. 𝑄1
𝑄2 𝑄2. 𝑄1 ̅̅̅̅
𝑄2. 𝑄1
̅̅̅̅̅
𝐶𝑖𝑛. ̅̅̅̅
𝑄4. ̅̅̅̅
𝑄3 0 0 1 1
̅̅̅̅̅ ̅̅̅̅
𝐶𝑖𝑛. 𝑄4. 𝑄3 0 0 1 1
̅̅̅̅̅. 𝑄4. 𝑄3
𝐶𝑖𝑛 0 0 1 1
̅̅̅̅̅. 𝑄4. 𝑄3
𝐶𝑖𝑛 ̅̅̅̅ 0 0 1 1
𝐶𝑖𝑛. 𝑄4. ̅̅̅̅
̅̅̅̅ 𝑄3 0 1 0 1
̅̅̅̅
𝐶𝑖𝑛. 𝑄4. 𝑄3 0 1 0 1
𝐶𝑖𝑛. 𝑄4. 𝑄3 x x x x
𝐶𝑖𝑛. 𝑄4. ̅̅̅̅
𝑄3 0 0 x x

Se deduce que: 𝑄2 + 1 = ̅̅̅̅̅


𝐶𝑖𝑛. 𝑄2 + 𝑄2. ̅̅̅̅
𝑄1 + 𝐶𝑖𝑛. ̅̅̅̅
𝑄4. ̅̅̅̅
𝑄2. 𝑄1

Para Q1+1:

̅̅̅̅. 𝑄1
𝑄2 ̅̅̅̅ ̅̅̅̅. 𝑄1
𝑄2 𝑄2. 𝑄1 ̅̅̅̅
𝑄2. 𝑄1
̅̅̅̅̅. 𝑄4
𝐶𝑖𝑛 ̅̅̅̅. 𝑄3
̅̅̅̅ 0 1 1 0
̅̅̅̅̅ ̅̅̅̅
𝐶𝑖𝑛. 𝑄4. 𝑄3 0 1 1 0
̅̅̅̅̅
𝐶𝑖𝑛. 𝑄4. 𝑄3 0 1 1 0
̅̅̅̅̅. 𝑄4. 𝑄3
𝐶𝑖𝑛 ̅̅̅̅ 0 1 1 0
𝐶𝑖𝑛. 𝑄4̅̅̅̅. 𝑄3
̅̅̅̅ 1 0 0 1
̅̅̅̅
𝐶𝑖𝑛. 𝑄4. 𝑄3 1 0 0 1
𝐶𝑖𝑛. 𝑄4. 𝑄3 x x x x
𝐶𝑖𝑛. 𝑄4. 𝑄3 ̅̅̅̅ 1 0 x x

̅̅̅̅̅. 𝑄1 + 𝐶𝑖𝑛. 𝑄1
Se deduce que: 𝑄1 + 1 = 𝐶𝑖𝑛 ̅̅̅̅
Para el Cout:

̅̅̅̅
𝑄2. ̅̅̅̅
𝑄1 ̅̅̅̅
𝑄2. 𝑄1 𝑄2. 𝑄1 𝑄2. ̅̅̅̅
𝑄1
̅̅̅̅̅. 𝑄4
𝐶𝑖𝑛 ̅̅̅̅. 𝑄3
̅̅̅̅ 0 0 0 0
̅̅̅̅̅ 𝑄4
𝐶𝑖𝑛. ̅̅̅̅. 𝑄3 0 0 0 0
̅̅̅̅̅
𝐶𝑖𝑛. 𝑄4. 𝑄3 0 0 0 0
̅̅̅̅̅
𝐶𝑖𝑛. 𝑄4. ̅̅̅̅𝑄3 0 0 0 0
𝐶𝑖𝑛. 𝑄4̅̅̅̅. 𝑄3
̅̅̅̅ 0 0 0 0
𝐶𝑖𝑛. 𝑄4̅̅̅̅. 𝑄3 0 0 0 0
𝐶𝑖𝑛. 𝑄4. 𝑄3 x x x x
𝐶𝑖𝑛. 𝑄4. ̅̅̅̅𝑄3 0 1 x x

Se deduce que: 𝐶𝑜𝑢𝑡 = 𝐶𝑖𝑛. 𝑄4. 𝑄1

A continuación observaremos en una imagen que nuestro contador está en


funcionamiento, esta es solo para poder ver el funcionamiento mas no para
observar los circuitos.
Modulo contador síncrono de 0 a 5

Para el diseño de este utilizaremos la cantidad de flip-flop 2 elevado a la n,


donde esta se aproxime al 5. En este caso la cantidad de flip-flop serían 3.
Para este necesitaremos una señal de entrada Cin, cuando esta sea 0 logico
los estados siguientes serán iguales a los estados anteriores y cuando esta sea
un 1 logico los estados siguientes si variaran. Tambien obtendremos una señal
de salida Cout que habilitara el siguiente contador, esta funcionara como el Cin
del siguiente contador.

Observemos las tablas:

Cin Q3 Q2 Q1
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1

Q3+1 Q2+1 Q1+1 Cout


0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 0
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
0 0 0 1
Luego hacemos los mapas de karnaugh para los estados siguientes y el Cout
en función de los estados anteriores y Cin.

Para Q3+1:

̅̅̅̅. 𝑄1
𝑄2 ̅̅̅̅ ̅̅̅̅. 𝑄1
𝑄2 𝑄2. 𝑄1 ̅̅̅̅
𝑄2. 𝑄1
̅̅̅̅̅
𝐶𝑖𝑛. ̅̅̅̅
𝑄3 0 0 0 0
̅̅̅̅̅
𝐶𝑖𝑛. 𝑄3 1 1 1 1
𝐶𝑖𝑛. 𝑄3 1 0 x x
̅̅̅̅
𝐶𝑖𝑛. 𝑄3 0 0 1 0

̅̅̅̅̅. 𝑄3 + 𝑄3. 𝑄1
Se deduce que: 𝑄3 + 1 = 𝐶𝑖𝑛 ̅̅̅̅ + 𝐶𝑖𝑛. 𝑄2. 𝑄1

Para Q2+1:

̅̅̅̅. 𝑄1
𝑄2 ̅̅̅̅ ̅̅̅̅. 𝑄1
𝑄2 𝑄2. 𝑄1 ̅̅̅̅
𝑄2. 𝑄1
̅̅̅̅̅
𝐶𝑖𝑛. ̅̅̅̅
𝑄3 0 0 1 1
̅̅̅̅̅
𝐶𝑖𝑛. 𝑄3 0 0 1 1
𝐶𝑖𝑛. 𝑄3 0 0 x x
̅̅̅̅
𝐶𝑖𝑛. 𝑄3 0 1 0 1

̅̅̅̅̅. 𝑄2 + 𝑄2. 𝑄1
Se deduce que: 𝑄2 + 1 = 𝐶𝑖𝑛 ̅̅̅̅ + 𝐶𝑖𝑛. 𝑄3
̅̅̅̅. 𝑄2
̅̅̅̅. 𝑄1

Para Q1+1:

̅̅̅̅
𝑄2. ̅̅̅̅
𝑄1 ̅̅̅̅
𝑄2. 𝑄1 𝑄2. 𝑄1 𝑄2. ̅̅̅̅
𝑄1
̅̅̅̅̅
𝐶𝑖𝑛. ̅̅̅̅
𝑄3 0 1 1 0
̅̅̅̅̅. 𝑄3
𝐶𝑖𝑛 0 1 1 0
𝐶𝑖𝑛. 𝑄3 1 0 x x
𝐶𝑖𝑛. ̅̅̅̅
𝑄3 1 0 0 1

̅̅̅̅̅. 𝑄1 + 𝐶𝑖𝑛. 𝑄1
Se deduce que: 𝑄1 + 1 = 𝐶𝑖𝑛 ̅̅̅̅

Para Cout:

̅̅̅̅. 𝑄1
𝑄2 ̅̅̅̅ ̅̅̅̅. 𝑄1
𝑄2 𝑄2. 𝑄1 ̅̅̅̅
𝑄2. 𝑄1
̅̅̅̅̅. 𝑄3
𝐶𝑖𝑛 ̅̅̅̅ 0 0 0 0
̅̅̅̅̅
𝐶𝑖𝑛. 𝑄3 0 0 0 0
𝐶𝑖𝑛. 𝑄3 0 1 x x
𝐶𝑖𝑛. 𝑄3̅̅̅̅ 0 0 0 0

Se deduce que: 𝐶𝑜𝑢𝑡 = 𝐶𝑖𝑛. 𝑄3. 𝑄1


Observamos en la imagen el funcionamiento de nuestro contador síncrono.

Modulo contador síncrono 0 a 2

Para el diseño de este utilizaremos solo 2 flip flop. Para este necesitaremos
una señal de entrada Cin, cuando esta sea 0 logico los estados siguientes
serán iguales a los estados anteriores y cuando esta sea un 1 logico los
estados siguientes si variaran.

Observamos las tabla:

Cin Q2 Q1 Q2+1 Q1+1


0 0 0 0 0
0 0 1 0 1
0 1 0 1 0
0 1 1 1 1
1 0 0 0 1
1 0 1 1 0
1 1 0 0 0
Luego hacemos los mapas de karnaugh para los estados siguientes y el Cout
en función de los estados anteriores y Cin.

Para Q2+1:

̅̅̅̅
𝑸𝟏 𝑸𝟏
̅̅̅̅̅
𝐶𝑖𝑛. ̅̅̅̅
𝑄2 0 0
̅̅̅̅̅
𝐶𝑖𝑛. 𝑄2 1 1
𝐶𝑖𝑛. 𝑄2 0 x
̅̅̅̅
𝐶𝑖𝑛. 𝑄2 0 1

̅̅̅̅̅. 𝑄2 + 𝐶𝑖𝑛. 𝑄1
Se deduce que: 𝑄2 + 1 = 𝐶𝑖𝑛

Para Q1+1:

̅̅̅̅
𝑸𝟏 𝑸𝟏
̅̅̅̅̅. 𝑄2
𝐶𝑖𝑛 ̅̅̅̅ 0 1
̅̅̅̅̅
𝐶𝑖𝑛. 𝑄2 0 1
𝐶𝑖𝑛. 𝑄2 0 x
𝐶𝑖𝑛. ̅̅̅̅
𝑄2 1 0

Se deduce que: 𝑄1 + 1 = ̅̅̅̅̅


𝐶𝑖𝑛. 𝑄1 + 𝐶𝑖𝑛. ̅̅̅̅
𝑄2. ̅̅̅̅
𝑄1

Observemos el funcionamiento de nuestro contador en la siguiente imagen.


Diseño del reloj digital:

Para el diseño de nuestro reloj digital utilizaremos para las horas un contador
de 0-2 y uno de 0-9, para los minutos uno de 0-5 y uno de 0-9 y para los
segundos uno de 0-5 y uno de 0-9.

Para que funcionen se unirán las salidas habilitadoras Cout en las entradas
habilitadoras delos siguientes, esto funcionara como el clock en cascada de los
asíncronos.

Y para programarlo estas entradas habilitadoras iran a una compuerta or, con
una señal 1 lógico controlada por un pulsador.

En este trabajo se adjuntara un diagrama de bloques hecho a mano donde se


podrá entender un poco mejor, ya que simularlo es demasiado extenso.

Вам также может понравиться