Вы находитесь на странице: 1из 8

Departamento de Ingeniería Eléctrica/Electrónica, Universidad San Francisco de Quito

Laboratorio de Sistemas Digitales y


Microprocesador

EXPERIMENTO No. 1– Compuertas lógicas y aritmética binaria

Elaborador por: Anthony Sebastián Salazar Sarmiento


Fecha de entrega del informe: lunes 4 de febrero de 2019
Fecha de elaboración de la práctica: martes 29 de enero de 2019

Contenido
1 Objetivos...................................................................................................................... 1
2 Informe ........................................................................................................................ 1
2.1 Abstract ................................................................................................................ 1
2.2 Introducción ......................................................................................................... 1
2.3 Materiales y Métodos ........................................................................................... 2
2.4 Resultados y Discusión ........................................................................................ 2
3 Conclusiones................................................................................................................ 6
4 Referencias y Bibliografía ........................................................................................... 6
5 Anexos ......................................................................................................................... 6

1 Objetivos
Diseñar circuitos combinacionales y secuenciales sincrónicos.

2 Informe
2.1 Abstract

La siguiente práctica de laboratorio tiene como finalidad el reconocimiento de las


principales compuertas lógicas y su funcionamiento. Específicamente se analizará
la compuerta AND y XOR. Además de reconocer sus entradas y salidas, se
probará el uso con los módulos del programa WaveForms. También, se analizará
el funcionamiento del sumador de 4 bits binario 74LS83a, donde se ejecutará
operaciones aritméticas. Los resultados se podrán evaluar de forma lógica y se
evidenciará el funcionamiento mediante la elaboración de tablas lógicas de
verdad.

2.2 Introducción

1
Departamento de Ingeniería Eléctrica/Electrónica, Universidad San Francisco de Quito

En circuitos digitales existen dos clasificaciones: los circuitos combinacionales y


los circuitos secuenciales. Los primeros son aquellos cuya salida depende
únicamente del valor de sus entradas en un instante de tiempo. Los secuenciales
son aquellos que computan sus salidas según los valores de las entradas y sus
estados (condición actual).
En esta práctica se utilizan circuitos combinacionales en base a compuertas
lógicas AND y XOR. También se realizará operaciones aritméticas mediante la
construcción de circuitos más complejos con dispositivos MSI donde el número de
puertas básicas puede llegar a 100 en tecnología TTL. (Universidad de Sonora,
2006)

2.3 Materiales y Métodos

Computadora con el programa WaveForms


Tarjeta Digilent Analog Discovery 2
Cable USB
Bus de pines
Cables de protoboard
1 Compuerta AND 74LS08
1 Compuerta XOR 74LS86
1 Sumador de 4 bits binario 74LS83a

Se utilizará para la práctica los módulos Supplies, Patterns, Logic Analizer y


ROM Logic descritos en la parte de Resultados y Discusión.

2.4 Resultados y Discusión


2.4.1 Parte 1: Pruebas de los CI 08’ y 86’

Al configurar el circuito de conexión del CI de acuerdo a su datasheet y siguiendo


la guía, ajustamos el módulo de fuentes en Waveforms para tener una fuente de
voltaje positiva de 5[𝑉] en la salida del generador. Luego, se configura el módulo
de Pattern para generar una salida tipo contador binario ascendente.
Se utiliza el Logic Analizer para observar y analizar de manera simultánea las
señales tanto en la compuerta AND como en la compuerta XOR.
En la siguiente figura se muestran los resultados de las compuertas.

2
Departamento de Ingeniería Eléctrica/Electrónica, Universidad San Francisco de Quito

Figura 1. Resultados Logic Analizer compuertas AND y XOR.

En la siguiente tabla, se puede apreciar una parte de la información numérica


exportada en Excel, tomada del documento AND_XOR_LAB2.xlsx.

Time (s) AB DIO 2 [AND] DIO 3 [XOR]


0,00162 00 0 0
0,00242 01 0 1
0,00369 10 0 1
0,00463 11 1 0

Tabla 1. Tabla de verdad compuerta AND y XOR.

EXTRA: Para recuperar 10 puntos

Se ejecuta la prueba lógica en la función ROM Logic, que puede ser utilizada para
visualizar tablas de verdad o probar el estado de las compuertas lógicas. En este
caso, se introducen las entradas y salidas, la tabla de verdad de ambas
compuertas y se visualiza en la siguiente figura que el funcionamiento es
constante y que la prueba se realiza con éxito para todas las posibles
configuraciones.

3
Departamento de Ingeniería Eléctrica/Electrónica, Universidad San Francisco de Quito

Figura 2. Resultados del funcionamiento de las compuertas AND y XOR


mediante ROM Logic

Se puede observar como en la salida 𝐷𝐼𝑂4 se mantiene un uno lógico constante


durante el tiempo de la prueba, por lo que se confirma el perfecto funcionamiento
de ambas compuertas.

2.4.2 Prueba del CI 83’

Este circuito es un sumador binario donde las salidas Σ se proporcionan para cada
bit y el valor de acarreo se obtiene a partir de un cuarto bit. Al ser un componente
elaborado con tecnología TTL, su tensión de alimentación se encuentra alrededor
de los 5 voltios.

Al configurar el circuito de conexión del CI de acuerdo a su datasheet y siguiendo


la guía, ajustamos en el módulo Pattern un bus con un contador binario
ascendente que genere todas las posibles combinaciones posibles de todas las
entradas del CI ’83. Luego, en el módulo Logic Analizer se crean 3 buses con: las
salidas 𝐷𝐼𝑂3:0 (entradas de A), 𝐷𝐼𝑂7:4 (entradas de B) y 𝐷𝐼𝑂12:9 (Sumadores).
También se crean señales con: señal 𝐷𝐼𝑂8 (Carry in) y 𝐷𝐼𝑂13 (Carry Out).
En la siguiente figura se observa el resultado del sumador.

Como el contador es hexadecimal, del número 15 en adelante se lleva una cifra


en el Carry Out, por lo que se puede ver un uno lógico. El Carry In se mantiene
“apagado” para comprobar el funcionamiento lógico en sistema hexadecimal.

4
Departamento de Ingeniería Eléctrica/Electrónica, Universidad San Francisco de Quito

Figura 3. Resultados Full Adder 4 bits

En la siguiente tabla, se puede apreciar una parte de la información numérica


exportada en Excel, tomada del documento AND_XOR_LAB2.xlsx.

Time (s) A B CIN S COUT


-0,00472 2 7 0 9 0
-0,00384 3 7 0 10 0
-0,00340 4 7 0 11 0
-0,00236 5 7 0 12 0
-0,00132 6 7 0 13 0
-0,00037 7 7 0 14 0
0,00069 8 7 0 15 0
0,00170 9 7 0 0 1
0,00260 10 7 0 1 1
0,00373 11 7 0 2 1
0,00500 12 7 0 3 1
0,00569 13 7 0 4 1
0,00664 14 7 0 5 1
0,00770 15 7 0 6 1
0,00858 0 8 0 8 0
0,00968 1 8 0 9 0
0,01061 2 8 0 10 0
0,01163 3 8 0 11 0
0,01259 4 8 0 12 0
0,01366 5 8 0 13 0
0,01463 6 8 0 14 0
0,01567 7 8 0 15 0

Tabla 2. Tabla de verdad sumador 4 bits

5
Departamento de Ingeniería Eléctrica/Electrónica, Universidad San Francisco de Quito

Cuando se aumenta la frecuencia del contador binario se puede observar que las
respuestas del sumador en algunos tiempos no corresponden a la tabla lógica.
Esto se puede producir por la transición simultanea de las múltiples entradas en
la tecnología TTL. La variación es lineal a la frecuencia. Mientras más frecuencia,
mayor es el tiempo que utiliza el CI en obtener el valor final en su salida.

3 Conclusiones
Se puede comprobar que mediante las compuertas se pueden generar circuitos
combinacionales cuya salida depende solamente de la combinación de la entrada
actual, como es el caso de las compuertas AND, XOR y del sumador binario. Al
ser circuitos combinacionales, se pueden representar por funciones lógicas y
tablas de verdad.
En el caso de las compuertas AND y XOR podemos identificar el principio de
modularidad al definir sus entradas y salidas perfectamente, así como su
funcionalidad. Se comprueba el principio de jerarquía para el caso del sumador
binario, al conocer que este sistema está divido en módulos de compuertas
básicas fundamentales.

4 Referencias y Bibliografía
Fitzpatrick, D. (2012). Analog Design and Simulation using OrCAD Capture and PSpice.
Newnes.
Universidad de Sonora. (15 de agosto de 2006). Tema 5. Sistemas Combinacionales MSI.
Obtenido de Páginas personales del Departamento de Física, UniSon:
http://paginas.fisica.uson.mx/horacio.munguia/aula_virtual/Recursos/Combinacio
nales%20MSI.pdf

5 Anexos
Datasheets:

 Compuerta AND 74LS08


https://miusfv.usfq.edu.ec/content/enforced/106797-201820-
2882/sn74s08.pdf

6
Departamento de Ingeniería Eléctrica/Electrónica, Universidad San Francisco de Quito

Figura 4. Datasheet Compuerta AND 74LS08


 Compuerta XOR 74LS86
https://miusfv.usfq.edu.ec/content/enforced/106797-201820-
2882/sn54ls86a.pdf

Figura 5. Datasheet Compuerta XOR 74LS86

7
Departamento de Ingeniería Eléctrica/Electrónica, Universidad San Francisco de Quito

 Sumador de 4 bits binario 74LS83a


https://miusfv.usfq.edu.ec/d2l/error/106515/404

Figura 6. Datasheet sumador de 4 bits binario 74LS83a

Hojas de Cálculo

 Tabla lógica AND Y XOR (AND_XOR_LAB2.xlsx)


https://drive.google.com/open?id=1l9d9OIj2Keg8fw-KdVQG6FtDkpfiYBL_

 Tabla lógica SUMADOR (SUMADOR_xlsx)


https://drive.google.com/open?id=1jV_rsDOgTu5x2petR4U6FgmanlQYlmc
b