“Año de la lucha contra la corrupción e impunidad”

UNIVERSIDAD NACIONAL MAYOR

DE SAN MARCOS
Facultad de Ingeniería Electrónica, Eléctrica, Telecomunicaciones y
Biomédica

INFORME FINAL N°1

Tema: Biestables Asíncronos y Síncronos

Alumnos:
Tarmeño Noriega, Walter Josué 16190148
Castillo Peralta, Christian 16190156
Romero de la Cruz, Julio Cesar 16190144
Olaechea Aliaga, Juan Carlos 13190181

Curso:
Sistemas Digitales

Profesor:
Ing. Utrilla Salazar, Darío

Horario:

Miércoles 14h – 16h | L-13

I. INTRODUCCION:
En el presente laboratorio, se desarrollará el análisis funcional de
biestables asíncronos (Latchs) y síncronos (Flip Flops); los cuales
representan los dispositivos fundamentales para el diseño de
registros, contadores, máquinas de estados, memorias y todo circuito
secuencial.
II. OBJETIVOS:
 OBJETIVOS GENERALES:
 Implementar los circuitos biestables asíncronos (Latch) y
síncronos (Flip Flop), utilizando compuertas lógicas.
 La visualización del funcionamiento de cada uno de los
biestables (Latchs y Flip Flops.) utilizando leds en las
salidas.
 Implementar circuitos básicos con biestables.
 Adquirir destreza para el montaje y cableado de circuitos
digitales en el protoboard.
 Que el estudiante aprenda utilizar los principios básicos
para el análisis de circuitos digitales secuenciales mediante
simuladores y que tenga capacidad de realizar la detección
de fallos, corregirlos y comprobar su buen funcionamiento.

 OBJETIVOS ESPECIFICOS:
 Para cada función lógica implementar con circuitos
integrados de tecnología TTL (serie 74). Buscar las
referencias correspondientes en los manuales adecuados.
 Se implementará como entradas lógicas DISPSWITCHs y
como salidas lógicas Leds. (ver en el marco teórico del
presente documento sus circuitos eléctricos).
 Implementar cada circuito en protoboard, analizar su
funcionamiento y luego construya las tablas de verdad de
los circuitos.

III. MATERIALES:
 Circuitos integrados TTL: 7400, 7402, 7474, 7476, 74266.
 Protoboard y dipswitch
 Cables de conexión
 Manuales técnicos
 Resistencias de 100 ohmios
 Diodos Leds
 Resistencias ¼ de W

IV. INFORME FINAL:

1. Presentar todos los circuitos implementados, sus tablas de verdad y breve
análisis de su funcionamiento.
 DE LA FIGURA 1:
Este es un circuito Latch R-S
 Luego de armar el circuito logramos obtener la siguiente tabla:

R S 𝑸𝒏 ̅̅̅̅
𝑸𝒏
0 0 1 1
0 1 1 0
1 0 0 1
1 1 Memoria Memoria
 De la FIGURA 2:

 Este es un flip flop R-S.

 El PRESET y CLR deben estar activos para poder validar las
entradas R y S
 Las salidas del reloj no tienen relevancia en 3 casos.
Del circuito se obtiene la siguiente tabla:
 De la FIGURA 3:

 Este es un flip flop R-S

 Para inducir el CLK utilizamos un timer 555 como generador
astable.
 Para verificar el uso del CLK colocamos un led en la salida
que nos indicara las variaciones que se están produciendo.
 Las salidas varían según están señales ya que el flanco de
subida activa la primera salida.
 De la FIGURA 4:
 Por Mapa de Karnaught:

2. De los manuales del fabricante describa todas las características técnicas

de los Latch y Flip Flop comerciales.
 TIPOS DE LATCH:
 LATCH R-S:
Es el tipo de biestable más usado en la electrónica digital se
pueden activar con entrada en alto o en bajo, si se activan
con entrada en alto están compuestas por compuertas NOR
y si se activan con entrada en bajo están compuestas con
compuertas NAND.

Para el análisis tomaremos el latch S-R con entrada en alto

obteniendo la siguiente tabla que muestras el
comportamiento del latch según los estímulos o entradas.

Ecuación característica:
𝑄𝑛+1 = 𝑆 + 𝑅̅ 𝑄𝑛
 LATCH D:
El Latch tipo D se diferencia de latch S-R en que solo tiene
una sola entrada de control y también tiene otra de
habilitación (enable), cuando la entrada D está en alto y
enable también, el latch se pone en estado set, y si D está
en nivel bajo y en enable en alto pasa a estado reset.
 TIPOS DE FLIP FLOP:
 FLIP FLOP J-K:
Este FF cuenta con dos entradas de datos J y K, su función
es en principio la misma que el Registro básico NAND o
NOR, pero con la diferencia que la condición en las entradas
J =1, K=1, a diferencia del Registro NAND que generaría
una salida errónea o no deseada en un FF J-K, obliga a las
salidas a conmutar su estado al opuesto (Yoggle) a cada
pulso del reloj. Esto lo convierte en un tipo de FF muy
versátil.
Las características del funcionamiento del flip-flop J-K son
las siguientes:
 Cuando J=1 y K=1, al ir la entrada de la terminal de
reloj C (clock) de 1 a 0 nada ocurre y el flip-flop J-K
retiene el estado que poseía anteriormente.
 Cuando J=1 y K=0, al ir la entrada C de 1 a 0 el flp
flop J-K tomará el estado Q=1 independientemente
del estado en el que se encontraba anteriormente.
 Cuando J=0 y K=1, al ir la entrada C de 1 a 0 el flip
flop J-K tomará el estado Q=0 independientemente
del estado en el que se encontraba anteriormente.
 Cuando J=0 y K=0, al ir la entrada C de 1 a 0 el flip-
flop J-K tomara un estado opuesto a aquel en el cual
se encontraba anteriormente. Esto quiere decir que si
antes de la transición en la terminal C de 1 a o el flip-
flop J-K se encontraba en el estado Q=1, entonces
tomará el estado Q=0 después de la transición.
Asimismo, si se encontraba en el estado Q=0 antes
de la transición, entonces tomará el estado Q=1
después de la transición.
 FLIP FLOP R-S:
Tiene 3 entradas, S (de inicio), R (reinicio o borrado) y C
(para reloj). Tiene una salida Q, y a veces también una
salida complementada, la que se indica con un circuito en la
otra terminal de salida. Hay un pequeño triangulo en frente
de la letra C, para designar una entrada dinámica. El
símbolo indicador dinámico denota el hecho de que el flip-
flop responde a una transición positiva (de 0 a 1) de la señal
de reloj.
Las características del funcionamiento del flip-flop R-S son
las siguientes:
 Dependiendo de los elementos usados para construir
el flip flop R-S, este tendrá una combinación de
valores S y R con la cual mientras haya suministro de
energía retendrá por tiempo indefinido la información
que le fue colocada anteriormente.
 Desgraciadamente, tendrá también otra combinación
de valores que lo colocaran en un estado no-definido
en el cual las salidas Q y Q’ dejaran de ser
complementarias. Esta combinación de valores debe
evitarse a toda costa.
 Este elemento, como todos los demás bloques
fundamentales en los circuitos lógicos, se puede
construir empleando funciones lógicas básicas. En
general, el fip-flop R-S se construye empleado ya sea
funciones NAND o funciones NOR.
 Una forma de analizar el comportamiento interno del
fip-flop R-S cuando es construido a partir de
funciones lógicas básicas es considerar para cada
combinación de unos y ceros a la entrada todas las
combinaciones posibles de unos y ceros a la salida,
eliminando sistemáticamente las combinaciones de
unos y ceros que no sean compatibles.

 FLIP FLOP D:
A diferencia de los FF tipo J-K, el FF tipo D (Datos, Data)
solo cuenta con una entrada para hacer el cambio de las
salidas. A cada pulso del reloj (dependiendo si el FF utiliza
una TPP o una TPN) el estado presente en la entrada D será
trasferido a la salida Q y /Q

Una de las aplicaciones de mayor uso para este tipo de FF

es al de la transferencia de datos de forma paralela,
conectando varios FF de tipo D a X número de bits,
podemos hacer que la información de todos los bits pase
inmediatamente a la salida de cada FF con solo un pulso de
reloj.
 Las características del funcionamiento de flip flop D:
 El flip flop de tipo D es tan útil y versátil que se puede
adquirir en pares dentro de un circuito integrado de
bajo costo como el 4013.
 Aunque menos versátil que el flip-flop J-K, se
requiere de mucho menos conexiones que el flip flop
J-K en una infinidad de circuitos, o sea, ofrece menos
problemas de alambrado en la construcción de
circuitos lógicos.
 Un flip-flop tipo D resulta muy útil cuando se necesita
almacenar un único bit de datos (1 a 0). Si se añade
un inversor a un flip flop SR obtenemos un flip flop
tipo D básico.
 A diferencia de los flip flops SR y JK, el tipo D solo
tiene una entrada síncrona de control, D. la salida Q
va hacia el mismo estado que se encuentra la entrada
D en cada flanco de subida de reloj.

3. Describa circuitos de aplicación de latch y flip flops

 Contadores electrónicos:
Un contador es un circuito secuencial construido a partir de
biestable y puertas lógicas capaz de almacenar y contar los
impulsos (a menudo relacionados con una señal de reloj), que
recibe en la entrada destinada a tal efecto, así mismo también
actúa como divisor de frecuencia.

Ejemplo: un contador asíncrono 4 de bits, llamado también

contador rizo.
V. CONCLUSIONES:
 En este laboratorio aprendimos el manejo de los circuitos
integrados, según la utilidad que podamos brindarle. Pudimos
apreciar dos tipos de circuitos, los síncronos y asíncronos, lo cuales
se diferencian por el uso de un control (clock) para inducir una
frecuencia que ayude al funcionamiento total del circuito.
 También pudimos aprender sobre los tipos de latches y flip flops,
cuál es su funcionamiento y su tabla de verdad.
 Podemos apreciar que cada cambio que se realice en un circuito
altera todo el resultado, por ello tenemos que ser cuidadosos al
armar un circuito.
 En este laboratorio, aprendimos sobre la diferencia de un pulso y
un flanco y lo que genera esto en el funcionamiento del circuito.

VI. BIBLIOGRAFIA:
 https://www.diarioelectronicohoy.com/flip-flops-disparados-
porflanco/
 http://yoscarlenovo.wixsite.com/circuitosdigitales/singlepost/20
15/1114/LATCHES-FLIPFLOPS-Y-TEMPORIZADORES
 http://hyperphysics.phyastr.gsu.edu/hbasees/Electronic/flipflop.
html
 https://www.fitflop.com/us/en/
 http://www.labri.fr/perso/strandh/Teaching/AMP/Common/Stra
ndhTutorial/flip-flops.html