Los Microprocesadores

Instituto Profesional Santo Tomás
Microprocesadores
Ing. Ejecución en Electrónica 2º Semestre 2009
Trabajo
De
Investigación
Integrantes: José Rivera Flores

Manuel González Rivera
Alejandro Ramos Sarria
Asignatura: Microprocesadores
Responsable: Luis Cumillaf
Fecha: 28 de Octubre de 2009

INDICE
Introducción ______________________________________________________ Pág. 3

Historia de los microprocesadores _____________________________________ Pág. 4
Estructura general de los Microprocesadores _____________________________Pág. 6
Arquitectura de un Microprocesador ___________________________________ Pág. 8
Arquitecturas RISC Y CISC__________________________________________ Pág. 9
Optimización de las arquitecturas______________________________________ Pág. 10
Instrucciones de procesadores Intel y AMD______________________________ Pág. 11
Clasificación y tipos de microprocesadores ______________________________ Pág. 21
Tecnologías de los microprocesadores __________________________________ Pág. 22
Evolución de microprocesadores Intel___________________________________ Pág. 23
Prototipos Intel_____________________________________________________ Pág. 57
Evolución de microprocesadores AMD__________________________________ Pág. 58
Prototipos AMD____________________________________________________ Pág. 78
Conclucion________________________________________________________ Pág. 79
Bibliografía _______________________________________________________ Pág. 80
2
Introducción
El siguiente trabajo presenta la historia de los microprocesadores desde sus primeros inicios
en procesamiento de datos con tecnologías muy antiguas como lo fueron los tubos al vacio,
veremos las principales marcas de microprocesadores que además fueron unas de las
primeras marcas en crear un microprocesador.
Analizaremos las partes fundamentales que dan vida a un microprocesador actual, sus
estructuras, arquitecturas y las tecnologías ocupadas por Intel y AMD en la creación de
microprocesadores.
Se presentaran las instrucciones de los antiguos procesadores y los juegos de instrucciones
ocupados por los modernos procesadores de Intel y AMD.
Para finalizar se presentan todos los procesadores existentes en la historia de Intel y AMD
con sus descripciones técnicas.
3
Historia de los microprocesadores
En 1946 fue presentada públicamente la ENIAC (Electronic numerical integrator and

computer), creada por John Presper Eckert y John William mauchly. Era demasiado grande
su peso aproximadamente era de 27 toneladas, este gran procesador o como se pueda
llamar, no contaba con procesos analógicos. Durante la década de los 50 y 60 se produjo un
gran avance al reemplazar los tubos al vacio por circuitos de transistores, inventados en
1947 por William Shockley, John Bardeen y Walter Brattain, los transistores son pequeños
interruptores de transmisión eléctrica. El desarrollo de los circuitos integrados permitió en
1971 la aparición del primer microprocesador, el 4004 de Intel que tenia 2000 transistores y
fue presentado el 15 de noviembre de 1971. Los diseñadores fueron Ted Hoff y Federico
Faggin de Intel, y masatoshi shima de Busicom.
Desde este entonces existen una serie de fabricantes de microprocesadores como lo son
IBM, Intel, Zilog, Motorola, Cyrix y AMD. Durante su historia los microprocesadores han
experimentado mejoras enormes en las que destaca a grandes rasgos la velocidad y tamaño
de los microprocesadores.
Los nuevos microprocesadores ocupan millones de transistores, pueden tratar
instrucciones de hasta 256 bits, dejando en el pasado los de 128, 64, 32, 16, 8 y 4bits. Para
la aparición de los microprocesadores, los antiguos procesadores necesitaron muchas
evoluciones antes, entre las cuales destaca:
• ENIAC (Electronic Numeric Integrator And Calculator) Fue un computador con

procesador multiciclo de programación cableada, esto es, la memoria contenía sólo
los datos y no los programas. ENIAC fue el primer computador, que funcionaba
según una técnica a la que posteriormente se dio el nombre de monociclo.
• EDVAC (Electronic Discrete Variable Automatic Computer) fue la primera

máquina de Von Neumann, esto es, la primera máquina que contiene datos y
programas en la misma memoria. Fue el primer procesador multiciclo.
• El IBM 7030 (apodado Stretch) fue el primer computador con procesador

segmentado. La segmentación siempre ha sido fundamental en Arquitectura de
Computadores desde entonces.
• El IBM 360/91 supuso grandes avances en la arquitectura segmentada,

introduciendo la detección dinámica de riesgos de memoria, la anticipación
generalizada y las estaciones de reserva.
• El CDC 6600 fue otro importante computador de microprocesador segmentado, al

que se considera el primer supercomputador.
• El último gran hito de la Arquitectura de Computadores fue la segmentación

superescalar, propuesta por John Cocke, que consiste en ejecutar muchas
instrucciones a la vez en el mismo microprocesador. Los primeros procesadores
superescalares fueron los IBM Power-1.
4
Los grandes avances logrados en la construcción de microprocesadores es mas por parte de
la arquitectura de computadores que por parte de la miniaturización electrónica.
La evolución de los microprocesadores desde el primer comercial creado por Intel el
microprocesador Intel 4004 se muestra a continuación:
• 1971: Intel 4004. Fue el primer microprocesador comercial.

• 1974: Intel 8008.
• 1975: Signetics 2650, MOS 6502, Motorola 6800.
• 1976: Zilog Z80.
• 1978: Intel 8086, Motorola 68000.
• 1979: Intel 8088.
• 1982: Intel 80286, Motorola 68020.
• 1985: Intel 80386, Motorola 68020, AMD80386.
• 1987: Motorola 68030.
• 1989: Intel 80486, Motorola 68040, AMD80486.
• 1993: Intel Pentium, Motorola 68060, AMD K5, MIPS R10000.
• 1995: Intel Pentium Pro.
• 1997: Intel Pentium II, AMD K6, PowerPC G3, MIPS R120007.
• 1999: Intel Pentium III, AMD K6-2, PowerPC G4.
• 2000: Intel Pentium 4, Intel Itanium 2, AMD Athlon XP, AMD Duron, MIPS
R14000.
• 2003: PowerPC G5.
• 2004: Intel Pentium M.
• 2005: Intel Pentium D, Intel Extreme Edition con hyper threading, Intel Core
Duo, AMD Athlon 64, AMD Athlon 64 X2, AMD Sempron 128.
• 2006: Intel Core 2 Duo, Intel Core 2 Extreme, AMD Athlon FX.
• 2007: Intel Core 2 Quad, AMD Quad Core, AMD Quad FX.
• 2008: Intel Xeon, Centrino de 45nm, Procesadores Intel y AMD con más de 8
núcleos.
• 2009: Intel Dunnington, Hehalem, Tukwila, I5, I7, Atom.
Más adelante se describen todos los Intel y AMD.
Estructura general de los Microprocesadores
5
Un procesador estar formado internamente por una Unidad central de proceso compuesta
por: Registros, una Unidad de entradas y salidas, una Unidad de control y la ALU la
Unidad aritmético lógica.
La Unidad central a su vez se comunica con las diferentes memorias, interfaces y
periféricos de entrada y salida, como se muestra a continuación.
La Unidad Aritmético Lógica (ALU) está compuesto por: Circuito Operacional, Registros
de Entradas, Registro Acumulador y un Registro de Estados, conjunto de registros que
hacen posible la realización de cada una de las operaciones.
La mayoría de las acciones de la computadora son realizadas por la ALU. La ALU toma
datos de los registros del procesador. Estos datos son procesados y los resultados de esta
operación se almacenan en los registros de salida de la ALU. Otros mecanismos mueven
datos entre estos registros y la memoria.
La unidad de control controla a la ALU y busca las instrucciones en la memoria principal,
las decodifica (a un lenguajes legible para la ALU) y las manda a la ALU donde son
ejecutadas.
Los registros del procesador se emplean para controlar instrucciones en ejecución, manejar
direccionamiento de memoria y proporcionar capacidad aritmética. Los registros son
espacios físicos dentro del microprocesador con capacidad de 4 bits hasta 64 bits
dependiendo del microprocesador que se emplee. Los registros son direccionables por
medio de una viñeta, que es una dirección de memoria. Los registros están divididos en seis
grupos los cuales tienen un fin específico.
Los registros se dividen en:
6
Tipos de registros Función
Registros de Segmento Un registro de segmento tiene 16 bits de longitud y facilita un

área de memoria para el direccionamiento conocida como el
segmento actual
Registros de Apuntador de Este registro está compuesto por 16 bits y contiene el
Instrucciones desplazamiento de la siguiente instrucción que se va a
ejecutar. Los procesadores 80386 y posteriores tienen un IP
ampliado de 32 bits llamado EIP.
Registros Apuntadores Permiten al sistema accesar datos al segmento de la pila. Los
procesadores 80386 tienen un apuntador de pila de 32 bits
llamado ESP. El sistema maneja de manera automática estos
registros.
Registros de Propósito Son los caballos de batalla del sistema y pueden ser
General direccionados como una palabra o como una parte de un
bytes. Los procesadores 80386 y posteriores permiten el uso
de todos los registros de propósitos general más sus versiones
ampliadas de 32 bits llamados EAX, EBX, ECX y EDX.
Registros Índices Sirven para el direccionamiento de indexado y para las
operaciones de sumas y restas.
Registros de Banderas Sirven para indicar el estado actual de la maquina y el
resultado del procesamiento. De los 16 bits de registro de
bandera 9 son comunes a toda la familia de los procesadores
8086.
Unidad de entradas y salidas es la que administra el flujo de información entrante y

saliente, y la que se encuentra interconectada con el sistema RAM y controla los interfaces
o elementos periféricos.
La Memoria local es utilizada para los cómputos efectuados en el mismo chip. La Memoria
cachees una memoria especializada que sirve para acelerar el acceso a los dispositivos
externos de almacenamiento de datos.
7
Arquitectura de un Microprocesador
Hoy en día existen distintos tipo, formas o arquitecturas para construir un microprocesador
que con el tiempo han ido evolucionado con la mircotecnología y por la arquitectura
ocupada en la creación de los microprocesadores. La siguiente imagen muestra los
elementos principales en la arquitectura de un microprocesador moderno.
En esta imagen aparecen nuevas unidades y componentes, como son: FPU, L1 Cache, L2
Cache y Unidad de instrucción.
La FPU ó Unidad de Punto Flotante también conocido como procesador matemático, es un
componente del procesador especializado en el cálculo de operaciones en coma flotante.
Las operaciones básicas que toda FPU puede realizar son las aritméticas, si bien algunos
sistemas más complejos son capaces también de realizar cálculos trigonométricos o
exponenciales.
No todos los procesadores tienen una FPU dedicada. En ausencia de FPU, los procesadores
pueden utilizar programas en micro código para emular una función en coma flotante a
través de la unidad aritmético-lógica (ALU), la cual reduce el coste del hardware a cambio
de una sensible pérdida de velocidad.
La Caché de nivel 1 ó Cache Ll está integrada en el núcleo del procesador, trabajando a la
misma velocidad que este. Esta memoria suele estar dividida en dos partes dedicadas, una
para instrucciones y otra para datos.
La Cache de nivel 2 ó Cache L2 está Integrada también en el procesador, aunque no
directamente en el núcleo de este, tiene las mismas ventajas que la caché L1, aunque es
algo más lenta que esta. La caché L2 suele ser mayor que la caché L1, pudiendo llegar a
8
superar los 2MB. A diferencia de la caché L1, esta no está dividida, y su utilización está
más encaminada a programas que al sistema.
Arquitecturas RISC Y CISC
El avance de la tecnología en cuanto a mircotecnología y semiconductores, han acercado

mucho las velocidades de memorias y de procesamiento de microprocesadores, esto causo
la aparición nuevas tecnologías y arquitecturas de microprocesadores como son las
arquitecturas CISC Y RISC. Aun que, existen diversos procesadores que no se pueden
asignar con facilidad a ninguna arquitectura determinada.
Hay quienes consideran que en breve los microprocesadores RISC (Computadoras con un
conjunto de instrucciones reducido) sustituirán a los CISC (Computadoras con un conjunto
de instrucciones complejo.), pero existe el hecho que los microprocesadores CISC tienen un
mercado de software muy difundido, aunque tampoco tendrán ya que establecer nuevas
familias en comparación con el desarrollo de nuevos proyectos con tecnología RISC.
Arquitectura CISC ó de Computadoras con un conjunto de instrucciones complejo, se

refiere a la conexión permanente del procesador con las instrucciones complejas, difíciles
de crear a partir de las instrucciones de base.
La arquitectura CISC es especialmente popular en procesadores de tipo 80x86. Este tipo de
arquitectura tiene un costo elevado a causa de las funciones avanzadas impresas en la
silicona.
Las instrucciones son de longitud diversa, y a veces requieren más de un ciclo de reloj.
Dado que los procesadores basados en la arquitectura CISC sólo pueden procesar una
instrucción a la vez, el tiempo de procesamiento es una función del tamaño de la
instrucción.
Arquitectura RISC ó de Computadoras con un conjunto de instrucciones reducido, no

poseen funciones avanzadas conectadas en forma permanente. Es por eso que los
programas deben traducirse en instrucciones sencillas, lo cual complica el desarrollo o hace
necesaria la utilización de un procesador más potente. Este tipo de arquitectura tiene un
costo de producción reducido si se lo compara con los procesadores CISC. Además, las
instrucciones de naturaleza sencilla se ejecutan en un sólo ciclo de reloj, lo cual acelera la
ejecución del programa si se lo compara con los procesadores CISC. Para terminar, dichos
procesadores pueden manejar múltiples instrucciones en forma simultánea, procesándolas
en paralelo.
Según el fabricante y apartar de dichas arquitecturas se pueden encontrar nuevas y variadas

Arquitectura, las más destacadas son:
NUMA: Es utilizada por los procesadores para servidores.

X86: Denominación genérica dada a ciertos procesadores (8086 al 80486).
X86-64: Arquitectura de AMD basada en X86 para extensiones 64bits.
QuantiSpeed: Permite a los procesadores Athlon XP realizar más trabajo por ciclo de reloj.
SPARC: Arquitectura que permite compiladores de gran rendimiento "Load/Restores".
P6: Esta arquitectura permite que a más cache, no se caliente tanto el microprocesador.
Netburst: Arquitectura de los Pentium IV, con altas frecuencias de reloj.
9
Alpha: Arquitectura RISC, Maneja 8bits, 16bits, 32bits y 64bits.
Itanium: Rareza RISC dentro del mundo Intel que gira en torno a la filosofía CISC.
10
Optimización de las arquitecturas
Tanto CISC como RISC persiguen un mismo objetivo: Minimizar el tiempo de ejecución
de un programa, que lo podríamos expresar mediante la siguiente fórmula:
Tiempo Ejecución = NI x CPI x T
• NI: Número de instrucciones máquina en que se descompone el programa.
• CPI: Número medio de ciclos de reloj necesario para ejecutar cada una de las
instrucciones máquina.
• T: Tiempo del ciclo de reloj o período.
CISC tiende a minimizar NI, ya que las instrucciones son más complejas, por lo que un
mismo programa estará elaborado por un número menor de instrucciones.
RISC tiende a minimizar CPI, ya que las instrucciones, al ser simples, tardan menos en
ejecutarse, aunque el programa estará constituido por un número mayor de instrucciones.
11
Instrucciones de procesadores Intel y AMD.
CONJUNTO DE INSTRUCCIONES DEL 8080

Instrucción Descripción
MOV R1, R2 Mover registro a registro
MOV M, R Mover registro a memoria
MOV R, M Mover memoria a registro
HLT Alto
MVI R Mover registro inmediato
MVI m Mover memoria inmediata
INR R Incrementar registro
DCR R Decrementar registro
INR M Incrementar memoria
DCR M Decrementar memoria
ADD R Sumar registro A
ADC R Sumar registro a A con arrastre
SUB R Restar registro de A
SBB R Restar registro de A con rebose
ANA R AND registro con A
XRA R EXCLUSIVE−OR registro con A
ORA R OR registro con A
CMP R Comparar registro con A
ADD M Sumar memoria a A
ADC M Sumar memoria a A
SUB M Restar memoria de A
ANA M AND memoria con A
XRA M EXCLUSIVE−OR Memoria con A
ORA M OR memoria con A
CMP M Comparar memoria con A
ADI Suma inmediato a A
ACI Suma inmediato a A con arrastre
SUI Resta inmediato de A
SBI Resta inmediato de A con arrastre
ANI AND inmediato con A
XRI EXCLUSIVE−OR inmediato con A
ORI OR inmediato con A
CPI Comparar inmediato con A
RLC Desplazar cíclicamente A a la izquierda
RRC Desplazar cíclicamente A a la derecha
12
RAL Desplazar cíclicamente A a la izquierda con arrastre
RAR Desplazar ciclicamente A a la derecha con arrastre
JMP Bifurcación incondicional
JC Bifurcación sobre arrastre
JNC Bifurcación sobre no arrastre
JZ Bifurcación sobre cero
JNZ Bifurcación sobre no cero
JP Bifurcación sobre positivo
JM Bifurcación sobre negativo
JPE Bifurcación sobre paridad par
JPO Bifurcación sobre paridad impar
CALL Llamada incondicional
CC Llamada sobre arrastre
CNC Llamada sobre no arrastre
CZ Llamada sobre cero
CNZ Llamada sobre no cero
CP Llamada sobre positivo
CM Llamada sobre negativo
CPE Llamada sobre paridad par
CPO Llamada sobre paridad impar
RET Vuelta
RC Vuelta sobre arrastre
RNC Vuelta sobre no arrastre
RZ Vuelta sobre cero
RNZ Vuelta sobre no cero
RP Vuelta sobre positivo
RM Vuelta sobre negativo
RPE Vuelta sobre paridad par
RPO Vuelta sobre paridad impar
RST Reiniciar
IN Entrada
OUT Salida
LXI B Cargar inmediato el registro par B y C
LXI D Cargar inmediato el registro par D y E
LXI H Cargar inmediato el registro par H y L
LXI SP Cargar inmediato el puntero de pila

PUSH B Introducir en la pila el registro par B y C
13
PUSH D Introducir en la pila el registro par D y E
PUSH H Introducir en la pila el registro par H y L
PUSH PSW Introducir en la pila A y los banderines
POP B Sacar de la pila el registro par B y C
POP D Sacar de la pila el registro par D y E
POP H Sacar de la pila el registro par H Y L
POP PSW Sacar de la pila A y los banderines
STA Almacenar directo A
LDA Cargo directo a A
XCHG Cambiar los registros D y E, H y L
XTHL Cambiar el extremo superior de la pila
SPHL H y L al puntero de pila
PCHL H y L al contador del programa
DAD B Sumar B y C a H y L
DAD D Sumar D y E a H y L
DAD H Sumar H y L a H y L
DAD SP Sumar el puntero de pila a H y L
STAX B Almacenar A indirecto
STAX D Almacenar A indirecto
LDAX B Cargar A directo
LDAX D Cargar A directo
INX B Incrementar los registros B y C
INX D Incrementar los registros D y E
INX H Incrementar los registros H y L
INX SP Incrementar el puntero de pilas
DCX B Decrementar B y C
DCX D Decrementar D y E
DCX H Decrementar H y L
DCX SP Decrementar el punto de pila
CMA Complementar A
STC Poner arrastre
CMC Complementar arrastre
DAA Ajustar decimal A
SHLD Almacenar H y L directo

LHLD Cargar H y L directo
EI Habilitar interrupción
DI Inhabilitar interrupción
14
NOP No operación, instrucción

Contiene las mismas del 8080 mas dos nuevas instrucciones.
Sirve para poner mascara de interrupción de RST 5.5, RST 6.5,
SIM
RST 7.5 y para enviar un dato por la puerta serie (terminal SOD).
Sirve para leer la máscara de interrupción general, y de RST 5.5,
RIM RST 6.5, RST 7.5, las instrucciones pendientes y para leer el dato
de la puerta serie (terminal SID).
CONJUNTO DE INSTRUCCIONES DEL

8086/8088
ROL Rotación a la izquierda
ROR Rotación a la derecha
SAL Desplazamiento aritmético a la izquierda
SAR Desplazamiento aritmético a la derecha
SHL Desplazamiento lógico a la izquierda
SHR Desplazamiento lógico a la derecha
STC Pone a uno el indicador de acarreo
STD Pone a uno el indicador de dirección
STI Pone a uno el indicador de interrupción
LOCK Bloqueo de bus
WAIT Espera hasta la activación de la línea Test
JA Salto si superior
JAE Salto si superior o igual
JB Salto si inferior
JBE Salto si inferior o igual
JCXZ Salto si CX (contador)=0
JE Salto si igual
JG Salto si mayor que
JGE Salto si mayor o igual
JL Salto si menor
JLE Salto si menor o igual

JNA Salto si no superior
JNAE Salto si no superior o igual
JNB Salto si no inferior
15
JNBE Salto si no inferior o igual
JNE Salto si no igual
JNGE Salto si no mayor o igual
JNL Salto si no menor
JNLE Salto si no menor o igual
JNO Salto si no desbordamiento
JNS Salto si no signo
JNP Salto si no paridad
JS Salto si signo
LOOP Bucle
LAHF Carga a AH con los indicadores
POPF Extrae los indicadores de la pila
PUSHF Introduce los indicadores en la pila
Almacena AH en el registro de
SAHF indicaciones
AAA Ajuste ASCII para la suma
DAS Ajuste decimal para la resta
DEC Decremento
NEG Negación
AAM Ajuste ASCII para la multiplicación
IMUL Multiplicación entera
MUL Multiplicación sin signo
AAD Ajuste ASCII para la división
CBW Convierte byte en palabra
CWD Convierte palabra en palabra doble
DIV División sin signo
IDIV División entera
CMPS Compara cadenas
LODS Carga cadena
MOVS Transferencia de cadena
OUTS Salida de cadena
REP Repetición
REPE Repetición mientras igual

REPNE Repetición mientras no igual
REPNZ Repetición mientras no cero
REPZ Repetición mientras cero
SCAS Explora cadena
16
STOS Almacena cadenas
AND Intersección lógica
OR O lógico
NOT No lógico
TEST Comparación lógica
XOR O exclusivo lógico

Ademas de las instrucciones del 8088 agrega 80186 (PUSHA, POPA, INS,
OUTS, BOUND, ENTER, LEAVE, la multiplicación inmediata, así como
conteo para corrimientos/rotaciones). Agrega también otras 17.
CLTS Desactiva la bandera de conmutación de tareas
LDGT Carga el registro para la tabla del descriptor global
SGDT Almacena el registro de la tabla de descriptores globales
LIDT Carga el registro de la tabla del descriptor conmutador
SIDT Almacena el registro de la tabla del descriptor conmutador
LLDT Carga el registro de la tabla del descripto local
SLDT Almacena el registro de la tabla del descriptor local
LMSW Carga la palabra del estado de la maquina
SMSW Almacena la palabra del estado de la maquina
LAR Carga los derechos de acceso
LSL Cerca el limite del segmento
SAR Almacena los derechos de acceso
ARPL Ajusta el nivel de privilegio solicitado
VERR Verifica el acceso a ruta
VERW Verifica el acceso a escritura
LTR Carga el registro de tarea actual
STR Almacena el registro de tarea actual

Aparte del conjunto de instrucciones del 80286, el 80386
tiene las siguientes nuevas instrucciones
BSF Búsqueda de un bit hacia adelante
BSR Búsqueda de un bit hacia atrás
BT Prueba de un bit
BTC Prueba de un bit y complemento
17
BTR Prueba de un bit y puesta a 0
BTS Prueba de un bit y puesta a 1
CDQ Convertir doble palabra a palabra cuádruple
CWDE Convertir palabra a doble palabra extendida
JECXS Salta si el registro ECX=0
LFS Cargar puntero en el registro F
LGS Cargar puntero en el registro G
LSS Cargar puntero en el registro S
MOVSX Mover byte, palabra o doble palabra con extensión de signo
MOVZX Mover byte, palabra o doble palabra con extensión de cero
POPAD Saca todos los registros de la pila
POPFD Saca el registro de señalizadores de la pila
PUSHAD Cargar el contenido de todos los registros en la pila
PUSHFD Cargar el registro EFLAGS en la pila
SHLD Doble desplazamiento a la izquierda
SHRD Doble desplazamiento a la derecha

Aparte del conjunto de instrucciones del 80386,
el 80486 tiene las siguientes nuevas instrucciones
BSWAP Cambia el orden de los bytes
CMPXCHG dest, src Compara el acumulador con dest
INVD Vacía el cache interno
INVLPG Invalida una entrada de página en el buffer de conversión por búsqueda
WBINVD Realiza los cambios indicados en el cache en la memoria externa
y luego lo invalida
XADD
dest,src Suma los operandos fuente y destino, poniendo el resultado en el destino
CONJUNTO DE INSTRUCCIONES DEL PENTIUM

Aparte del conjunto de instrucciones del 80486,
el Pentium tiene las siguientes nuevas instrucciones
CMPXCHG8B Compara y cambia 8 bits
Informa al software acerca del modelo del procesador que se esta
CPUID utilizando
RDMSR Leer del modelo especifico de registro
18
RDTSC Copia el resultado en EDX:EAX (Pentium tiene un contador de 64 bits,
que se
incrementa con cada ciclo de reloj)
RSM El estado del procesador se restaura utilizando la copia que se creó al
entrar
WRMSR Escribe en el modelo especifico del registro
Pentium MMX: Para enero de 1998 Intel saca al mercado un nuevo procesador el Pentium
MMX, el cual fue lazado al mercado con velocidades de 166, 200, 233 MHz para
ordenadores de escritorio, versiones de 150, 166, 200, 233 y 266 MHz para portátiles y
versiones OVERDRIVE para equipos de sobremesa 125, 150, 166, 180 y 200 MHz.
Con respecto al Pentium Clásico ofrece las siguientes mejoras:
• 57 nuevas instrucciones internas diseñadas para procesar con más eficacia datos
gráficos, de audio y vídeo.
• SIMD (Single Instruction Multiple Data), que permite realizar la misma operación
con diferentes datos simultáneamente, especialmente útil con imágenes gráficas,
vídeo, audio y animaciones.
• Capacidad de realizar dos instrucciones multimedia (MMX) en cada ciclo de reloj.
• Doble cantidad de cache: 16KB para datos y 16KB para instrucciones.
• Doble de los buffer de escritura y mejora de ejecución de instrucciones en paralelo.
• Voltaje menor (2,8 V sólo para el corazón del procesador). Esto da lugar a un menor
calentamiento, pero el funcionar con doble voltaje 2,8 V/ 3,3 V indica que algunas
placas no l soportan, y por tanto estos procesadores exigen placas modernas. Los
procesadores MMX para portátiles funcionan a 1,8 V y 2,0 V internamente.
La mejora de prestaciones sobre el Pentium Clásico a igual velocidad no solo se nota

ejecutando instrucciones multimedia, puesto que el simple doblaje de la cantidad de cache
supone un incremento importante de rapidez de proceso.
3DNow!: A finales de 1998 es incorporado este nuevo conjunto de 24 instrucciones

multimedia a los microprocesadores K6-2 de AMD, que fue también adoptado por otros
fabricantes como Cyrix. 3DNow! se caracteriza por utilizar el API Direct 3D de Windows
98 para la representación de polígonos 3D y por la reproducción de vídeo MPEG-2 y
sonido Dolby Digital AC-3 5.1.
SSE (Streamind SIMD Extensions): Conjunto de 70 instrucciones incorporadas al

Pentium III de Intel. Este conjunto de instrucciones multimedia también fue conocido como
MMX2 y KNI (Katmai New Instructions). Una de las grandes novedades que incorpora es
la manipulación de las memorias caché, con lo que los programadores pueden colocar en
19
ellas los datos e instrucciones que se van utilizando en la ejecución de la aplicación,
evitando que el microprocesador realice esta tarea (limitado al lenguaje ensamblador).
Resuelve el problema que tenía MMX al imposibilitar la ejecución concurrente de
operaciones MMX con operaciones en punto flotante, ya que SSE añade una nueva unidad
de procesamiento que permite operar simultáneamente MMX y FPU (Float Point Unit).
Además SSE permite operar con números en punto flotante, ya que MMX sólo operaba con
números enteros.
Enhanced 3DNow!: Incorporado en los ordenadores K7 de AMD en 1999. Incluye 24

nuevas instrucciones, muchas de ellas muy semejantes a las incorporadas en el conjunto
SSE. Las cinco más novedosas relacionadas con MP3 y sonido Dolby Digital AC-3 5.1.
SSE2: Incluye 144 nuevas instrucciones que se incorporan al Pentium 4 en 2000. Sigue
utilizando las mismas características que SSE.
SSE3: Es la tercera generación de las instrucciones SSE. SSE3 añade 13 nuevas

instrucciones a SSE2. Intel mostró las SSE3 a principios de 2004 con la revisión de su CPU
Pentium 4 llamada Prescott. En abril del 2005 AMD sacó una parte del SSE3 en la revisión
E de su CPU Athlon 64.
SSE4: Consta de 54 instrucciones. Un subgrupo formado por 47 instrucciones,

denominado SSE4.1 en algunos documentos de Intel, disponible en Penryn. Además,
SSE4.2 un segundo subconjunto formado por los 7 restantes instrucciones, es la primera
disponible en Core i7 (antes Nehalem).
SSE5: Son 46 nuevas instrucciones multimedia de 128 bits que se suman a un total de 170
instrucciones ya existentes en los procesadores actuales, que mejoran el rendimiento con
una menor carga de proceso.
En cambio, lo que se mejora con estas instrucciones es la eficacia individual de cada
núcleo. Las SSE5 ayudan a maximizar la salida de cada instrucción y para eso se utiliza
técnicas que antes solo se encontraban en arquitecturas de alto rendimiento, como las RISC.
Advanced Vector Extensions (AVX): Es una extensión futura a la X86 para

microprocesadores Intel y AMD. Ofrece nuevas características y un nuevo esquema de
codificación.
20
VLIW (Very Long Instruction Word): Tecnología implantada en los servidores Intel
Itanium. Se basa en la utilización de compiladores que permiten identificar las posibles
instrucciones que se pueden ejecutar simultáneamente en un programa secuencial. De esta
forma se genera un código donde ya está presente el paralelismo de instrucciones, no
teniendo que buscar dicha concurrencia durante la propia ejecución del programa. Suelen
ser instrucciones largas que pueden ser divididas en microinstrucciones de ejecución
concurrente, viendo la semejanza con la tecnología CISC y sus microprocesadores
microprogramados, en los que el conjunto de microinstrucciones asociado a una
macroinstrucción se localiza en la memoria microprogramada. Por el contrario, en VLIW el
conjunto de microinstrucciones es proporcionado por el propio compilador, sin necesidad
de que exista una memoria microprogramada, tal como ocurre con la tecnología RISC. En
conclusión podemos deducir que VLIW intenta quedarse con lo mejor de las dos técnicas
precedentes: CISC y RISC.
Destaquemos que sólo podremos sacar rendimiento a cada una de las extensiones
multimedia si disponemos de software adaptado a cada una de ellas, es decir, si ejecutamos
una aplicación creada para Pentium III y su conjunto de instrucciones SSE en un Pentium 4,
funcionará perfectamente, pero no hará uso de ninguna de las nuevas 144 instrucciones que
incorpora SSE2.
Clasificación y tipos de microprocesadores
Existen muchos parámetros para clasificar a los microprocesadores entre los cuales
podemos destacar los siguientes:
• Según la Arquitectura: Tomando en cuenta las arquitecturas antes vistas se pueden

distinguir los microprocesadores.
• La longitud de palabra: Se refiere al número de bits que puede procesar

simultáneamente un microprocesador y está determinada por su arquitectura, es
decir, por el tamaño de los registros, de la ALU y de los buses internos. La longitud
21
de palabra de los microprocesadores ha ido creciendo a través de los años, desde los
4 bits del primer microprocesador hasta los 32 y 64 bits de los microprocesadores
más recientes.
• La tecnología de fabricación: Los primeros microprocesadores se implantaron con

tecnología PMOS y NMOS. Últimamente se ha desarrollado bastante la tecnología
CMOS para dispositivos de bajo consumo de energía.
Por su tipo de zócalo o socket: El zócalo o socket es un sistema electromecánico de

soporte y conexión eléctrica, que se usa para fijar y conectar un microprocesador
con la placa madre. Se utiliza en equipos de arquitectura abierta, donde se busca que
haya variedad de componentes permitiendo el cambio de la tarjeta o el integrado.
Algunos tipos de socket: AMD: Socket 462, Socket F, Socket 939,
Socket 940,
Socket AM2, Socket AM2+, Socket AM3.
Intel: Socket 423, Socket 478, Socket 775, Socket 1156,
Socket 1366.
Por su capacidad: Según su capacidad o nivel de procesamiento podemos destacar los

siguientes procesadores:
Superprocesador: Maquina con gran cantidad de
procesadores que trabajan en paralelo, consigue billones
de operaciones por segundo.
Mainframe: Menos potente que la anterior, pero capaz de
soportar un gran número de computadoras conectadas
sobre 50.000 terminales.
Miniprocesadores: Son de tipo medio controla menor
cantidad de maquinas y tiene menor velocidad.
Microprocesadores: Son los más populares e importantes
en el mundo de la informática. Se ocupan en
computadores de escritorio y en notebook.
Tecnologías de los microprocesadores
Los avances de la electrónica y de la informática han permitido nuevas tecnologías en el

área de los transistores. Esto permite la competencia de las diferentes marcas
creadoras de microprocesadores. A continuación se muestran las tecnologías
comercializadas por Intel y AMD.
Breves descripciones de algunas tecnologías.
Intel:
22
Prescott: Tecnologías de procesadores con 90 nm.
Hyper-Threading: Tecnología que permite procesar instrucciones en paralelo dentro de un
único procesador.
Nanotecnología: Uso te tecnologías a escala manométrica.
Intel Viiv: Solo para procesadores doble núcleo y pretende ofrecer servicios en línea de
entretenimiento, tales como películas, vídeos, música y juegos.
Intel vPro: Es una combinación de tecnologías de procesador, harware, gestión y seguridad
que permiten el acceso remoto a la PC.
Móvil Intel Centrino Duo: Procesador para notebook, permite una mayor duración de la
batería así como los nuevos estándares inalámbricos para la conectividad.
Intel CVT: Combinación de tecnologías hardware y software para ofrecer imágenes de
vídeo más vibrantes y nítidas.
AMD:
AMD 64: Diseñada para permitir el uso simultáneo de aplicaciones de 32 y 64 bits sin
disminuir el rendimiento.
HyperTransport: Es una conexión punto a punto de alta velocidad, permite aumentar la
velocidad de las comunicaciones entre los circuitos integrados.
AMD Powernow: Procesador para notebook, permite incrementar la vida útil de la batería
y el rendimiento necesario en el momento preciso.
Cool’n’Quiet: Tecnología que permite eficiencia y ahorro de energía además de
experiencias informáticas más placenteras.
Virtualización AMD: impulsan las soluciones de alto rendimiento, flexibles y seguras para
virtualización de servidores disponibles actualmente.
Doble y cuádruple núcleo: integración de más de un núcleo por procesadores.
Estas son consideradas las tecnologías más usadas de ambas marcas, dentro de las miles de
tecnologías existentes en la actualidad.
23
Evolución de microprocesadores Intel
A continuación se presenta la evolución de los diferentes Microprocesadores de la Empresa

Intel la cual comenzó con la producción de microprocesadores en 1971 con el 4004 desde
entonces la producción de nuevos microprocesadores no se ha detenido hasta nuestros días
donde nos encontramos con procesadores Intel en el comercio de hasta 8 núcleos y con
noticias para el 2010 de nuevos procesadores de hasta 16 núcleos.
Intel además ha desarrollado tecnologías de hasta 45 nm y va por más para los próximos
años anunciando procesadores de hasta 80 núcleos.
24
Intel 4004
Datos generales
Año de lanzamiento 1971

Generación Primera
Placa base asociada 16 PIN DIP
Datos técnicos: aspecto externo
Formato Encapsulado tipo CERDIP

Numero de patillas 16
Zócalo de inserción Zócalo D.I.P de 16 orificios
Material de construcción Tecnología MOS
Datos técnicos: información avanzada
Arquitectura interna 4 bits, arquitectura Harvard

Numero de transistores 2.300
Conjunto de Instrucciones PREX86, formado por 46 instrucciones
Proceso de fabricación 10 micras
Bus de datos 4 bit multiplexado
Bus de direcciones 12 bits
Máxima memoria direccionable 4 Kb
Voltaje del núcleo 15 voltios
RAM 640 Bytes
ROM 4 KB
Velocidades (KHz) 740
Coprocesador matemático Externo
Tecnología mmx ó 3dnow! No
Diseñado para Calculadoras
25
Intel 4040
Datos generales

Generación Primera

Arquitectura interna 4 bits, arquitectura Harvard

Bus de datos 4 bit multiplexado
Máxima memoria direccionable 4 KB
Memoria 4 KB
Velocidades (KHz) 740
Diseñado para Calculadoras
26
Intel 8008
Datos generales

Generación Primera


Bus de datos 8 bit
Bus de direcciones 14 bits multiplexado
Memoria 16 KB
Velocidades (MHz) 0.5 A 0.8
Diseñado para Terminal programable “Datapoint 2200”
27
Intel 8080
Datos generales

Generación Primera


Conjunto de Instrucciones PREX86
Proceso de fabricación
Bus de datos 8 bit
Voltaje del núcleo 5 o 12 voltios
Velocidades (MHz) 2
Diseñado para Altair 8800 de MITS, IMSAI 8080, S.O. CP/M
28
Intel 8085
Datos generales

Generación Primera

Arquitectura interna 8 bits

Conjunto de Instrucciones PREX86
Proceso de fabricación
Bus de datos 8 bit
Longitud de palabra 8 bits
Memoria 64 KB
Velocidades (MHz) 3.07 a 5
Diseñado para Microcontrolador
29
Intel 8086 - 8088
Datos generales

Generación Primera

Material de construcción Tecnología HMOS y en últimas versiones CMOS
Tipo de procesador CISC

Tamaño de la die (mm2) 33
Conjunto de Instrucciones X86
Bus de datos 16 bit interno y 8 bit externo
Bus de direcciones 8 a 20 bits
Máxima memoria direccionable 1 Mb
Velocidades (MHz) 4,77
Diseñado para MS-DOS y PC-DOS Mycron 2000, IBM
displaywriter, IBM PC
30
Intel 80186 - 80188
Datos generales

Generación Segunda
Placa base asociada PLCC
Formato Encapsulado tipo PLCC

Zócalo de inserción Zócalo PLCC de 68 orificios
Material de construcción Tecnología NMOS y CHMOS

Proceso de fabricación MOSFET de 1.5 micras
Bus de datos 16 bit
Velocidades (MHz) 6 a 25
Diseñado para IBM computer /AT, OS/2
31
Intel 80286
Datos generales

Generación Segunda

Material de construcción Tecnología CHMOS III

Bus de datos 16 bit
Máxima memoria direccionable 1MB (modo real) y 16 Mb (Modo protegido)
Memoria virtual 1GB
Diseñado para IBM computer /AT, OS/2
32
Intel 80376
Datos generales

Generación Tercera

Material de construcción Tecnología CHMOS IV

Conjunto de Instrucciones X86 (IA-32)
FSB 400 MHz
Proceso de fabricación MOSFET de 1.5 A 1 micras
Bus de datos 16 a 32 bits
Máxima memoria direccionable 16 MB
Memoria virtual 256 GB
Velocidades (MHz) 16 A 40
Diseñado para Hardware de piloto automático y aeronáutico, CPU
para sistemas telefónicos
33
Intel 80386
Datos generales

Generación Tercera

Material de construcción Tecnología CHMOS IV

Conjunto de Instrucciones X86 (IA-32)
FSB 400 MHz
Bus de datos 32 bits
Máxima memoria direccionable 4 Gb
Memoria virtual 64 TB
Voltaje de la unidad i/o 5 voltios
Diseñado para Hardware de piloto automático y aeronáutico, CPU
para sistemas telefónicos
-Intel 80386sx
-Intel 386sl
34
Intel 80486
Datos generales

Generación Tercera
Placa base asociada Socket 1, 2, 3
Numero de patillas 168, 196 y 208 patillas en sus diferentes modelos.

Zócalo de inserción Zócalo Socket 1, 2 ,3
Material de construcción

Numero de transistores 1.2 Millones
FSB 25 a 50 MHz
Memoria virtual 64 TB
Cache interna l1 8 KB
Diseñado para Windows
80486 DX
80486 SX
80486 DX2
80486 SL
80486 DX4
35
Intel Pentium
Datos generales

Generación Quinta
Placa base asociada
Numero de patillas 296 patillas

Zócalo de inserción Zócalo 4, 5 y 7
Arquitectura interna 32 bit, micro arquitectura P5

Conjunto de Instrucciones X86, MMX, con dos pipeline de dato de 32 bits
FSB 50, 60 y 66 MHz
Proceso de fabricación 0.35 micras
Bus de datos 32 y 64 bits
Voltaje del núcleo 3.3 voltios
Cache interna l1 16 a 32 KB
Tecnología mmx ó 3dnow! Si
36
Intel Pentium Pro
Datos generales

Generación Sexta
Placa base asociada Socket 8

Zócalo de inserción Zócalo socket 8
Arquitectura interna Microarquitectura P6 32 bits

Conjunto de Instrucciones X86, MMX
FSB 66 MHz
Proceso de fabricación BiCMOS de 0.35 a 0.5 Micras
Voltaje del núcleo 3.3voltios
Diseñado para Súper ordenadores, como ASCI red
37
Intel Pentium II
Datos generales

Generación Sexta
Placa base asociada Slot 1
Formato SEC
Zócalo de inserción Slot 1
Arquitectura interna Micro arquitectura P6

Conjunto de Instrucciones X86, MMX, SSE
FSB 66 A 100 MHz
Núcleos Klamath Tonga Deschutes Dixon
38
Intel Celeron
Datos generales

Generación Sexta
Formato SEC
Zócalo de inserción Socket 775
Arquitectura interna Micro Arquitectura núcleo

Conjunto de Instrucciones X86, MMX, SSE, SSE2, SSE3, Execute Disable bit,
EM64T technology, Thermal Monitor 2
FSB 800 MHz
Proceso de fabricación 0.065 Micras
Bus de direcciones 32 bits y los últimos modelos alcanzaron 64 bits
Voltaje del núcleo 1 - 1.3375 voltios
Cache interna l1 32 KB (instrucciones) y 32 KB (datos)
Núcleos Conroe-L
39
Intel Pentium III
Datos generales

Generación Sexta
Placa base asociada Socket 370 y el más usado 479
Formato SEC
Numero de Patillas 478
Zócalo de inserción Socket 370 y el más usado 479
Arquitectura interna Micro Arquitectura P6

Conjunto de Instrucciones X86, MMX, SSE
FSB 100 a 133 MHz
Bus de direcciones 32 bits y los últimos modelos alcanzaron 64 bits
Voltaje del núcleo 1.4 – 1.15 voltios
Velocidades (GHz) 450 a 1,33
Núcleos Katmai, Coppermine, Coppermine-T, Tualatin
40
Intel Pentium IV
Datos generales

Generación Sexta
Placa base asociada Socket 432, 478 y 775
Zócalo de inserción socket 432, Socket 478, Socket 775

Arquitectura interna Micro arquitectura NetBurst

Numero de transistores 125 Millones
Conjunto de Instrucciones x86 (i386), x86-64, MMX, SSE, SSE2, SSE3, Hyper
Threading Technology
FSB 400 MHz a 1066 MHz
Bus de direcciones 32 y 64 bits
Cache interna l1 8KB a 32 KB
Cache interna l2 512 KB a 1 MB
Cache interna l3 (Solo en algunos) 2 MB
Velocidades (GHz) 1.3 A 3.8
Núcleos Willamette, Northwood, Prescott, Cedar Mill
41
Intel Itanium
Datos generales

Generación Sexta
Placa base asociada PAC418
Zócalo de inserción PAC418

Arquitectura interna Arquitectura Intel Itanium

Conjunto de Instrucciones IA-64
FSB 133 a 400 MHz
Proceso de fabricación 0.065 a 0.045 Micras
Máxima memoria direccionable
Cache interna l1 32 Kb
Cache interna l3 2 o 4 Mb
Diseñado para
Núcleos Merced
42
Intel Pentium M
Datos generales

Generación Séptima
Placa base asociada
Zócalo de inserción Socket 479, Socket 478

Arquitectura interna Micro arquitectura P6

Numero de transistores 77 a 140 Millones
Conjunto de Instrucciones x86, MMX, SSE, SEE2, Therminal monitor
FSB 400 MHz 533 MHz
Cache interna l2 1 a 2 Mb
Diseñado para Computadoras portátiles
Núcleos Banias, Dothan
43
Intel Celeron D
Datos generales

Placa base asociada chipsets 101, 102, 945, 946, 965 y 975
Zócalo de inserción Socket 478, 775


Conjunto de Instrucciones MMX, SSE, SSE2, SSE3, Execute Disable bit,
EM64T
FSB 133 a 533 MHz
Máxima memoria direccionable 64 GB
Cache interna l1 16 KB datos
Cache interna l2 256 KB a 2 Mb
Diseñado para PC de escritorio y Notebook.
Núcleos Smithfield, Presler
44
Intel Celeron M
Datos generales

Placa base asociada Socket M
Zócalo de inserción Socket M


Conjunto de Instrucciones MMX, SSE, SSE2, SSE3, SSE 4.1, Execute Disable
bit, EM64T
FSB 200 a 800 MHz
Máxima memoria direccionable 64 GB
Cache interna l1 32 KB datos Y 32 KB instrucciones
Cache interna l2 512 KB a 1 Mb
Velocidades (MHz) 600 - 2267
Diseñado para PC de escritorio y Notebook.
45
Intel Pentium D
Datos generales

Generación Octava
Placa base asociada chipsets 101, 102, 945, 946, 965 y 975

Arquitectura interna Micro arquitectura presler y smithfield

Conjunto de Instrucciones MMX, SSE, SSE2, SSE3, EM64T, Execute Disable
bit, Virtualization technology
FSB 533 - 800 MHz
Cache interna l1 2 X 16 KB datos
Cache interna l2 2 X 2 MB
Velocidades (GHz) 2.66 a 3.7
Numero de núcleos 2
Diseñado para Computadores de uso personal
46
Intel Pentium Extreme Edition
Datos generales

Generación Octava

Arquitectura interna Micro arquitectura netburst y presler

Conjunto de Instrucciones x86, MMX, SSE, SSE2, SSE3, Execute Disable bit,
Hyper-Threading technology, Virtualization
technology
FSB 800 - 1066 MHz
Cache interna l1 2 x 16 KB datos
Cache interna l2 2 x 2 Mb
Diseñado para Computadoras de uso personal
Núcleos Yonah
47
Intel Xeon
Datos generales

Generación Octava

Arquitectura interna Micro arquitectura netburst y presler

Conjunto de Instrucciones X86, MMX, SSE, SSE2, SSE3, SSE4, Execute
Disable bit, EM647, Virtualization technology
FSB 800 - 1066 MHz
Cache interna l1 6 x 32 KB datos y 6 X 32 KB instrucciones
Cache interna l2 3 x 3 Mb
Cache interna l3 16 MB
Velocidades (GHz) 2.8 a 4
Núcleos Yonah
48
Intel Core
Datos generales

Generación Octava

Arquitectura interna Micro arquitectura Intel P6

Virtualization technology
Cache intera l2 2 Mb
49
Intel Core Duo
Datos generales

Generación Octava

Arquitectura interna Micro arquitectura Intel P6, mobile

Virtualization technology
Cache interna l2 2 Mb
Núcleos Yonah
50
Intel Core 2 Duo
Datos generales

Generación Octava
Placa base asociada Socket 775, Socket M, Socket 478
Zócalo de inserción Socket 775, Socket M, Socket 478

Arquitectura interna Micro arquitectura Intel core

Conjunto de Instrucciones X86, MMX, SSE, SSE2, SSE3, SSSE3,SSE4, X86-64,
Execute Disable bit, EM647, Virtualization, Trusted
Execution
Bus de datos 64 bit
Bus de direcciones 64 bit
Cache interna l1 2 x 32 KB datos y 2 x 32 KB instrucciones
Núcleos Allendale , Conroe, Merom-2M, Merom,
Kentsfield, Wolfdale, Yorkfield
51
Intel Core 2 Quad
Datos generales

Placa base asociada LGA 775, Socket P
Zócalo de inserción LGA 775, Socket P

Arquitectura interna Micro arquitectura Intel Core

Conjunto de Instrucciones X86, MMX, SSE, SSE2, SSE3, SSSE3,SSE4, X86-64,
Execute Disable bit, EM647, Virtualization, Trusted
Execution
Núcleos Kentsfield, Yorkfield (4 Núcleos)
52
Intel Pentium Dual Core
Datos generales



Conjunto de Instrucciones X86, MMX, SSE, SSE2, SSE3, SSSE3, Execute
Disable bit, EM647
Cache interna l2 1 a 2 Mb
53
Intel Celeron Dual Core
Datos generales



Conjunto de Instrucciones X86, MMX, SSE, SSE2, SSE3, SSSE3, Execute
Disable bit, EM647
FSB 533 MHz, 667MHz, 800 MHz
Cache interna l2 0.5 a 1 MB
54
Intel Atom
Datos generales

Placa base asociada Soldados a la placa.
Zócalo de inserción 441-ball µFCBGA

Arquitectura interna Arquitectura Intel Itanium

Conjunto de Instrucciones X86, X86-64, MMX, SSE, SSE2, SSE3, Hyper-
threading, execute disable bit, virtualization
FSB 400 MHz, 533 MHz, 667 MHz
Cache interna l1 56 Kb (32 KB instrucciones y 24 KB dataos)
Cache interna l2 512 Kb a 1 MB
Numero de núcleos 1ó2
Diseñado para Ultraportatiles, teléfonos inteligentes.
Núcleos Silverthorne, Diamondville
55
Intel I7
Datos generales

Placa base asociada ATX socket 1156 y 1366
Zócalo de inserción Socket 1156 y 1366

Arquitectura interna Core posterior, Nehalem

Conjunto de Instrucciones MMX, SSE, SSE2, SSE3, SSE 4, EM64T, Hyper-
threading, Turbo boost, Virtualization, execute
disable, trusted execution, turbo boost
FSB 4266 MHz
Cache interna l2 4 X 256 KB
Velocidades (MHz) 2.66 a 3.33
Diseñado para Computadores personales de última generación
Núcleos Lynnfield, 45 nm (4 núcleos)
56
Intel I5
Datos generales

Placa base asociada ATX socket 1156

Arquitectura interna Core posterior, Nehalem

Conjunto de Instrucciones MMX, SSE, SSE2, SSE3, SSE 4, EM64T, Hyper-
threading, Turbo boost, Virtualization, execute
disable, trusted execution, turbo boost
FSB 2667 MHz
Cache interna l2 4 x 256 KB
Velocidades (MHz) 2667
Diseñado para Computadores personales de última generación
Núcleos Lynnfield, 45 nm (4 núcleos)
57
Prototipos Intel
Intel prepara su más ambicioso proyecto un microprocesador llamado “Polaris” tiene 100
millones de transistores. Y según los expertos este procesador y tecnología podría ver la luz
comercialmente en cinco años.
El microprocesador Polaris cuenta con 80 núcleos, lo cual nos hace pensar en una
revolución en la computación de uso personal. Según Intel este microprocesador inaugurara
la era de los Teraflops. Este prototipo puede alcanzar por si sólo 1.01 TeraFlops algo que
10 años atrás había sido posible con más de 10 mil microprocesadores Pentium Pro
corriendo en paralelo.
La firma explicó que todavía no hay intención de comercializar este tipo de producto,
aunque deslizaron que para el año 2012 podrían empezar a verse en computadoras de
escritorio y notebooks.
De acuerdo a Intel, este microprocesador de múltiples núcleos fue construido con la idea de
una "red de computadoras en un solo chip".
El punto fuerte de este prototipo es la capacidad de manejar muchas operaciones de punto
flotante, usadas para complejas simulaciones financieras y cálculos de dinámica de fluidos
o estudios predictivos en geología.
En la actualidad Intel tiene a la venta su línea Core 2 Duo para escritorio y notbooks con
dos microprocesadores en un sólo chip.
58
Evolución de microprocesadores AMD
A continuación se presenta la evolución de los diferentes Microprocesadores de la Empresa

AMD la cual comenzó con la producción de microprocesadores en 1982, luego de separarse
de Intel su actual competencia directa.
Su primer microprocesador fue el 8088 desde entonces han desarrollado un sin número de
nuevas tecnologías de microprocesadores que llega hasta nuestros tiempos actuales donde
encontramos microprocesadores AMD de has 6 núcleos y anunciando para el próximo años
procesadores de 12 núcleos
59
AMD 8088
Datos generales

Generación Primera
Placa base asociada Tipo XT con slots ISA de 8 bits y 8 IRQ
Formato Encapsulado tipo D.I.P

Material de construcción Interior de aluminio, exterior de Silicio

Tamaño de la die (mm2) 33
Proceso de fabricación CMOS de 3 micras
Bus de datos 16 bit interno y 8 bit externo
Cache interna l1 No tiene
Velocidades (MHz) 4,77 - 8 - 10 - 12
Diseñado para MS-DOS y PC-DOS
60
AMD 80386 DX
Datos generales

Generación tercera
Placa base asociada TIPO AT CON SLOTS ISA DE 16 Y 8 BITS
Formato Encapsulado tipo P.G.A.

Zócalo de inserción Zócalo P.G.A. de 132 Patillas
Material de construcción Interior de aluminio, exterior de silicio

Tamaño de la die (mm2) ¿?
Proceso de fabricación CMOS de 0.8 micras
Máxima memoria direccionable 4Gb
Velocidades (MHz) 25 - 33 - 40
Diseñado para MS-DOS Y Windows 3.xx
61
AMD 80486
Datos generales

Generación Tercera
Placa base asociada Zócalo 1 ,2 ,3
Formato C. P.G.A. 168

Zócalo de inserción 1, 2, 3
Material de construcción ------

Numero de transistores ¿?
Voltaje de la unidad i/o 3.3 voltios
Velocidades (MHz) 40 - 50 - 66
Diseñado para Windows 3.xx
Instrucciones x86
ID E 9417EPP
FSB (MHz) 33
62
AMD K5
Datos generales

Generación ¿?
Placa base asociada zócalo 5 y 7
Zócalo de inserción Socket 5 y Socket 7 con 50, 60 y 66 MHz,

Material de construcción ¿?
Tipo de procesador RISC

Numero de transistores 4.3 millones
Proceso de fabricación 0,35 µms
Bus de datos 16 Kb
Bus de direcciones 16 Kb
Cache interna l1 16 + 16 (datos e instrucciones)
Diseñado para Windows 95
Instrucciones x86
FSB (MHz) 66
63
AMD K6
Datos generales

Generación ¿?
Placa base asociada Zócalo 7
Zócalo de inserción Socket 7 66 MHz,


Bus de datos 32 Kb
Cache interna l1 32 + 32 KB (datos e instrucciones)
Diseñado para Windows 95
Instrucciones MMX
FSB (MHz) 100
64
AMD K6-2
Datos generales

Generación ¿?
Placa base asociada Zócalo súper 7
Zócalo de inserción Socket súper 7 100 MHz,


Bus de datos 32 Kb
Cache interna l1 64 Kb (datos e instrucciones)
Diseñado para Windows 95 y 98
Instrucciones MMX, 3Dnow y direct X 6
FSB (MHz) 100
Soporta directX 6
65
AMD K6 III
Datos generales

Generación ¿?
Placa base asociada Zócalo súper 7
Zócalo de inserción Socket súper 7 100 MHz,


Bus de datos 32 Kb
Diseñado para Windows 95 y 98
Instrucciones MMX, 3Dnow y direct X 6
FSB (MHz) 100
Soporte AGP
66
AMD Athlon K7
Datos generales

Generación Athlon
Placa base asociada Slot A
Zócalo de inserción Slot A 200 MHz,

Tipo de procesador
Numero de transistores 22 millones
Bus de datos 64 Kb
Diseñado para Windows 98 – 2000 – Me
Instrucciones MMX, 3Dnow (con 19 instrucciones nuevas para el
cálculo de enteros)
FSB (MHz) 200, tecnología DDR
Soporte AGP
67
AMD Athlon XP
Datos generales

Generación Athlon
Placa base asociada Socket A


Bus de datos 128 Kb
Velocidades (GHz) 1.3 – 1.7
Diseñado para Windows 2000 – Me – XP
Instrucciones MMX, 3Dnow, SSE x86
FSB (MHz) 200, tecnología DDR
Soporte AGP
68
AMD Duron
Datos generales

Generación Duron
Placa base asociada Socket A


Arquitectura interna 32
Proceso de fabricación 0,18 – 0.13 µms
Bus de datos 128 Kb
Máxima memoria direccionable ¿?
Velocidades (GHz) 1.4 – 1.8
Diseñado para Windows 2000 – Me – XP
Instrucciones MMX, 3Dnow, SSE
FSB (MHz) 200 – 266 tecnología DDR
Soporte AGP
69
AMD Athlon 64
Datos generales

Generación Athlon
Placa base asociada Socket 754, Socket 939, Socket 940, Socket AM2,
Socket AM2+
Zócalo de inserción Socket 754, Socket 939, Socket 940, Socket AM2,
Socket AM2+

Arquitectura interna AMD64
Proceso de fabricación 0.13µm
Bus de datos 128 Kb
Caché interna l1 256 Kb (datos e instrucciones)
Caché interna l2 64 Kb
Velocidades (GHz) 1 – 3,2
Diseñado para Windows XP
Instrucciones MMX, SSE, SSE2, SSE3, x86-64, 3DNow!
FSB (MHz) 800 – 1000 tecnología DDR
Soporte AGP
70
AMD Sempron
Datos generales

Generación Sempron
Placa base asociada Socket A, Socket 754, Socket 939, Socket AM2
Socket S1
Zócalo de inserción Socket A, Socket 754, Socket 939, Socket AM2

Socket S1

Arquitectura interna AMD64 64 bits
Numero de transistores ¿?
Proceso de fabricación 0,095 µm
Bus de datos 64 Kb
Voltaje del núcleo 1,6 voltios
Voltaje de la unidad i/o 3,3 voltios
Caché interna l1 64 + 64 KB (datos + instrucciones)
Caché interna l2 256 KB
Velocidades (GHz) 1,4 –2,2
Diseñado para Windows me, 2000, XP
Instrucciones MMX, Extended 3DNow!, AMD64, SSE
FSB (MHz) 166, 200
Soporte AGP
71
AMD Athlon 64 X2
Datos generales

Generación Athlon
Placa base asociada socket 939, socket AM2
Zócalo de inserción socket 939, socket AM2


Numero de transistores 154 a 233,2 millones de transistores
Proceso de fabricación en 90 nm y 65 nm
Bus de datos 128 Kb
Caché interna l1 64 + 64 KB (Data + Instrucciones), por núcleo
Caché interna l2 512 KB fullspeed, por núcleo
Velocidades (GHz) 2 – 2,4
Instrucciones MMX, Extended 3DNow!, SSE, SSE2, SSE3,
AMD64, Cool'n'Quiet, Bit NX
FSB (MHz) 1000 tecnología DDR2
Soporte AGP
La principal característica de estos procesadores es que contienen dos núcleos y pueden

procesar varias tareas a la vez
72
AMD Turion 64
Datos generales

Generación Turion
Placa base asociada Socket 754, Socket S1
Zócalo de inserción Socket 754, Socket S1


Proceso de fabricación 0,095 µm
Bus de datos 128 Kb
Voltaje del núcleo 1 – 1.45 voltios
Voltaje de la unidad i/o 1,3 voltios
Caché interna l1 64 + 64 KB (datos + instrucciones)
Caché interna l2 512 o 1024 KB
Velocidades (GHz) 1,6 –2,4
Soporte AGP
La principal característica de estos procesadores es que contienen dos núcleos y pueden

procesar varias tareas a la vez
73
AMD Athlon 64 FX
Datos generales

Generación Athlon
Zócalo de inserción Socket 940 1000 MHz

Material de construcción CMOS
Tipo de procesador RISC y CISC

Proceso de fabricación 130 nm
Bus de datos 128 Kb
Caché interna l1 128 + 128 KB (Datos + Instrucciones)
Caché interna l2 1024 KB fullspeed,
Velocidades (GHz) 2,2 – 3,2
FSB (MHz) 1000 tecnología DDR – DDR2
Soporte AGP
74
Dual-Core AMD Opteron
Datos generales

Generación Opteron
Placa base asociada Socket AM2
Zócalo de inserción Socket AM2 1000 MHz


Bus de datos 128 Kb
Caché interna l1 128 + 128 KB (Datos + Instrucciones)
Diseñado para Windows vista
FSB (MHz) 1000 tecnología DDR – DDR2
Soporte directX 10, ATI radeon HD, VC-1, MPEG-2 y H.264
75
AMD Phenom
Datos generales

Generación K10
Placa base asociada Socket AM2+
Zócalo de inserción Socket AM2+ 1000 MHz


Bus de datos 256 Kb
Caché interna l1 256 + 256 KB (Data + Instrucciones)
Caché interna l2 2048 KB fullspeed
76
Quad-Core AMD Opteron
Datos generales

Generación Opteron
Placa base asociada Socket F
Zócalo de inserción Socket F 1000 MHz


Bus de datos 256 Kb
FSB (MHz) 1800 tecnología DDR2 – DDR3
77
Six-Core AMD Opteron
Datos generales

Generación Opteron
Placa base asociada Socket F
Zócalo de inserción Socket F 1000 MHz


Bus de datos 384 Kb
FSB (MHz) 1800 tecnología DDR2 – DDR3
78
Prototipos AMD
La empresa AMD prepara procesadores de 8 y 12 núcleos que podrían estar preparados

para lanzarse al mercado en el 2010.
Los nombres en clave de estos desarrollos de estas tecnologías son Sao Paolo y Magny-
Cours. Según la información oficial, ambos procesadores utilizarían una arquitectura de 45
nanómetros con un nuevo socket que se llamara G34, que vendría a ser una actualización
del actual Socket F utilizado en los microprocesadores Opteron destinados a estaciones de
trabajo profesionales y servidores.
En el caso de los microprocesadores Sao Paolo, que serían los que llegarían antes, estarían
formados por dos núcleos Quad-core de tipo Barcelona, los cuales ya calificamos como la
tercera generación de Opteron, y vendrían con la tecnología HyperTransport 3, 12 MB de
caché L3 y 512KB de caché L2 entre núcleos.
Para el año 2011 se preparan los procesadores “Sabine y Brazos” para notebooks y
“Scorpius y Lynx” para escritorio y que formaran parte del paso de AMD a los 32nm en el
mercado de los procesadores. AMD además está haciendo un hincapié en los avances en
términos de rendimiento y autonomía para sus plataformas móviles, tiene programado
además el lanzamiento de sus Opteron de 12 núcleos (magny-cours) y sus Opteron 6000
series para la plataforma Maranello y Opteron 4000 series para su plataforma San Marino y
Adelaide, esto en el mercado Server.
79
Conclusión
Las investigaciones relacionadas en el desarrollo de este trabajo nos permiten concluir que
los grandes avances en el tiempo de los procesadores es gracias a los avances de la
electrónica en la nanotecnología lo que permite mejores arquitecturas y además
integrar más de un núcleo en un mismo microprocesador como se ocupa en los
nuevos y futuros procesadores.
Otros avances que mejoran la tecnología de los microprocesadores son los de las memorias
como la cache que cada vez son más pequeñas y rápidas, los nuevos y eficientes
juegos de instrucciones y las tecnologías adicionales que integran los diseñadores
de procesadores como Intel y AMD.
Por último destacar las instrucciones desarrolladas por las principales empresas como son
Intel y AMD, que permiten agilizar y controlar los microprocesadores y en fin darle
vida a los sistemas computacionales.
80
Bibliografía
Información sobre procesadores:

• http://www.cpu-world.com/CPUs/
• http://ark.intel.com/
• http://www.forospyware.com/t259693.html
• http://www.forospyware.com/t259693.html
• http://foro.noticias3d.com/vbulletin/showthread.php?t=126883
• http://www.metrapc.com/clasificacion-de-microprocesadores-intel/
• http://es.kioskea.net/contents/pc/processeur.php3
• http://www.scribd.com/doc/12681415/Metodos-de-Direccionamiento
81

Los Microprocesadores

Загружено:

Сведения о документе

Авторское право

Доступные форматы

Поделиться этим документом

Поделиться или встроить документ

Параметры публикации

Этот документ был вам полезен?

Это неприемлемый материал?

Авторское право:

Доступные форматы

Los Microprocesadores

Загружено:

Авторское право:

Доступные форматы

Instituto Profesional Santo Tomás

Integrantes: José Rivera Flores

Responsable: Luis Cumillaf

Fecha: 28 de Octubre de 2009

Introducción ______________________________________________________ Pág. 3

En 1946 fue presentada públicamente la ENIAC (Electronic numerical integrator and

• ENIAC (Electronic Numeric Integrator And Calculator) Fue un computador con

• EDVAC (Electronic Discrete Variable Automatic Computer) fue la primera

• El IBM 7030 (apodado Stretch) fue el primer computador con procesador

• El IBM 360/91 supuso grandes avances en la arquitectura segmentada,

• El CDC 6600 fue otro importante computador de microprocesador segmentado, al

• El último gran hito de la Arquitectura de Computadores fue la segmentación

• 1971: Intel 4004. Fue el primer microprocesador comercial.

Más adelante se describen todos los Intel y AMD.

Estructura general de los Microprocesadores

Los registros se dividen en:

Registros de Segmento Un registro de segmento tiene 16 bits de longitud y facilita un

Unidad de entradas y salidas es la que administra el flujo de información entrante y

El avance de la tecnología en cuanto a mircotecnología y semiconductores, han acercado

Arquitectura CISC ó de Computadoras con un conjunto de instrucciones complejo, se

Arquitectura RISC ó de Computadoras con un conjunto de instrucciones reducido, no

Según el fabricante y apartar de dichas arquitecturas se pueden encontrar nuevas y variadas

NUMA: Es utilizada por los procesadores para servidores.

Tiempo Ejecución = NI x CPI x T

• NI: Número de instrucciones máquina en que se descompone el programa.

• T: Tiempo del ciclo de reloj o período.

CONJUNTO DE INSTRUCCIONES DEL 8080

LXI SP Cargar inmediato el puntero de pila

SHLD Almacenar H y L directo

CONJUNTO DE INSTRUCCIONES DEL 8085

CONJUNTO DE INSTRUCCIONES DEL

JLE Salto si menor o igual

REPE Repetición mientras igual

CONJUNTO DE INSTRUCCIONES DEL 80286

CONJUNTO DE INSTRUCCIONES DEL 80386

CONJUNTO DE INSTRUCCIONES DEL 80486

CONJUNTO DE INSTRUCCIONES DEL PENTIUM

Con respecto al Pentium Clásico ofrece las siguientes mejoras:

La mejora de prestaciones sobre el Pentium Clásico a igual velocidad no solo se nota

3DNow!: A finales de 1998 es incorporado este nuevo conjunto de 24 instrucciones

SSE (Streamind SIMD Extensions): Conjunto de 70 instrucciones incorporadas al

Enhanced 3DNow!: Incorporado en los ordenadores K7 de AMD en 1999. Incluye 24

SSE3: Es la tercera generación de las instrucciones SSE. SSE3 añade 13 nuevas

SSE4: Consta de 54 instrucciones. Un subgrupo formado por 47 instrucciones,

Advanced Vector Extensions (AVX): Es una extensión futura a la X86 para

Clasificación y tipos de microprocesadores

• Según la Arquitectura: Tomando en cuenta las arquitecturas antes vistas se pueden

• La longitud de palabra: Se refiere al número de bits que puede procesar

• La tecnología de fabricación: Los primeros microprocesadores se implantaron con

Por su tipo de zócalo o socket: El zócalo o socket es un sistema electromecánico de

Por su capacidad: Según su capacidad o nivel de procesamiento podemos destacar los

Tecnologías de los microprocesadores

Los avances de la electrónica y de la informática han permitido nuevas tecnologías en el

Breves descripciones de algunas tecnologías.

A continuación se presenta la evolución de los diferentes Microprocesadores de la Empresa

Año de lanzamiento 1971

Datos técnicos: aspecto externo

Formato Encapsulado tipo CERDIP

Datos técnicos: información avanzada

Arquitectura interna 4 bits, arquitectura Harvard

Año de lanzamiento 1972

Datos técnicos: aspecto externo

Formato Encapsulado tipo CERDIP

Datos técnicos: información avanzada