SISTEMAS

14-12-
2018
DIGITALES

CARRERA : MECATRÓNICA

TEMA : BUFFER DE TRES ESTADOS

NOMBRE:
 Yordan Jácome

NIVEL : SEXTO

PARALELO :A

OCTUBRE- FEBRERO
Un buffer de tres estados es aquel que permite obtener aparte de los típicos niveles lógicos
0 y 1, una salida de alta impedancia.
La salida de alta impedancia, también llamada Hi-Z causa que el pin ya no tenga
relevancia en el circuito, esto permite que varios circuitos puedan compartir la misma
línea de salida.
El 74LS240 contiene 8 buffer octales y controladores de línea. El diseñador tiene una
opción de combinaciones seleccionadas de salidas inversoras y no inversoras, entradas de
control de salida (G) simétricas, de bajo activo y entradas de control de salida
complementarias (G y G'). Estos dispositivos cuentan con un ventilador alto, un
ventilador mejorado y un margen de ruido de 400 mV. Los dispositivos se pueden utilizar
para conducir líneas terminadas hasta 133 O.
Este dispositivo está organizado como dos búferes de 4 bits y controladores con entradas
de habilitación de salida (G) independientes. Cuando G es baja, el dispositivo pasa los
datos de las entradas A a las salidas Y. Cuando G es alto, las salidas están en el estado de
alta impedancia. Las entradas pueden ser conducidas desde dispositivos de 3.3 V o 5 V.
Esta característica permite el uso de este dispositivo como traductor en un entorno mixto
de 3.3 V y 5 V. Para asegurar el estado de alta impedancia durante el encendido o
apagado, G' debe estar atado a VCC a través de una resistencia de pullup; El valor mínimo
de la resistencia se determina por la capacidad de hundimiento de corriente del conductor.

Características técnicas y lógica de funcionamiento

Dado que este buffer tri-estado permite desactivar una salida, se utiliza dicha cualidad
como un medio de control, que es comúnmente utilizado en “registers” o circuitos de
registro.
Explicado de una mejor manera y más simplificada tenemos:
A: Una entrada
B: Un ente de control
C: Una salida

Fig 1. Circuito básico de un buffer tri-estado

Dado que B es mi ente de control, a través de los niveles ALTO o BAJO, me indicará si la
salida esta ACTIVADA o DESACTIVADA respectivamente y posteriormente la salida C,
dependerá de la entrada A, tal y como se indica en la siguiente tabla de verdad:

Fig 2. Tabla de verdad de un buffer tri-estado

En el mundo comercial se puede encontrar una variedad de circuitos integrados que

poseen buffers tri-estado internamente, uno de los más utilizados es el 74LS240 que
cuenta con 8 buffers, posee 20 pines y sus entradas son de tipo PNP.

Fig 3. Configuración de pines del circuito integrado 74LS240

Características 74LS240

 8 Buffers / manejadores de línea / receptores de línea

 Entradas con histéresis
 Salidas inversoras tri-estado
 Dos entradas de control, una por cada 4 buffers
 Tecnología: TTL Low Schottky (LS)
 Voltaje de alimentación: 4.75 V a 5.25 V
 Encapsulado: DIP 20 pines

Circuito de aplicación

Encontramos incluidos a los buffers de 3 estados en el circuito de una SRAM asíncrona

de 32k × 8, los cuales interfieren en el proceso de Lectura o READ, como vemos a
continuación:
En el modo lectura (READ), la entrada de habilitación de escritura está a nivel ALTO y la
salida de habilitación está a nivel BAJO. La puerta G1 desactiva los buffers de entrada, y la
puerta G2 activa los buffers de tres estados de salida de las columnas. Por tanto, los ocho
bits de datos almacenados en la dirección seleccionada se llevan a través de las E/S de las
columnas hasta las líneas de datos (E/S1 a E/S8), que actúan como líneas de salida de
datos.
Bibliografía:

 Electronica-teoriaypractica.com. (2017). Available at:http://electronica-

teoriaypractica.com/circuitos-ttl-con-salida-en-3-estados/
 Es.wikipedia.org. (2017). Buffer triestado. Available
at: https://es.wikipedia.org/wiki/Buffer_triestado
 Electronica-teoriaypractica.com. (2017). Available at:http://electronica-
teoriaypractica.com/circuitos-ttl-con-salida-en-3-estados/