Вы находитесь на странице: 1из 120

СОДЕРЖАНИЕ

ВВЕДЕНИЕ………………………………………………………………………….

1. Основные определения цифровой схемотехники …………………………….

1.1. Основополагающие принципы аналоговой электроники……………….

1.2. Аналоговые устройства……………………………………………………….


2. КОМПЬЮТЕРНОЕ МОДЕЛИРОВАНИЕ ЦИФРОВЫХ УСТРОЙСТВ.

…………………………………………………………………………………………

2.1. История создания программы Electronics Workbench…………………….

2.2. Функциональность системы моделирования Electronics Workbench …..


2.1.1. Система меню..………………………………………………………………..
2.1.2. Контрольно-измерительные приборы…………………………………….
2.3. Порядок проведения работы для разработки принципиальной
электрической схемы……………………………………………………………….
3. МОДЕЛИРОВАНИЕ И АНАЛИЗ РАБОТЫ АНАЛОГОВЫХ УСТРОЙСТВ
………………………………………………………………………………………….

3.1. Моделирование интегрирующей RC – цепи…………………………………

3.2. Моделирование дифференцирующей RC – цепи……………………………

3.3. Моделирование транзисторного автогенератора…………………………..

3.4. Моделирование трёхкаскадного транзисторного усилителя……………..

3.5 Моделирование триггера Шмидта на аналоговых элементах…………….

3.6. Моделирование алгебраического сумматора на ОУ……………………….

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
3.7. Лабораторная работа №1………………………………………………………

3.8. Лабораторная работа №2....................................................................................

4. РАЗРАБОТКА ИНСТРУКЦИИ ПО ОХРАНЕ ТРУДА ДЛЯ ОПЕРАТОРОВ


ПЭВМ…..………………………………………………………………………………

4.1. Общие требования по охране труда..………………………………………….

4.2. Требования безопасности перед началом работы ..........................................

4.3. Требования безопасности во время работы…..................................................

4.4. Требования безопасности в аварийных ситуациях..………………………...

4.5. Требования безопасности после окончания работы. .....................................

5. ТЕХНИКО-ЭКОНОМИЧЕСКОЕ ОБОСНОВАНИЕ.………………….……..
5.1. Расчет себестоимости изготовления методических указаний…..………….

ЗАКЛЮЧЕНИЕ..……………………………………………………………………...

СПИСОК ЛИТЕРАТУРЫ...………………………………………………………….

ПРИЛОЖЕНИЕ…..……………………………………………………………………

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
ВВЕДЕНИЕ

Современная судовая радиоэлектронная аппаратура проектируется с


широким применением микропроцессорных устройств. В настоящее время
микропроцессоры (МП) и микро-ЭВМ широко применяют в качестве основных
элементов цифровых вычислительных устройств различного назначения, в
частности устройств обработки информации в радиотехнических системах (РТС).
Микроконтроллеры - микропроцессорные устройства с ограниченным набором
функций.

Обычно микроконтроллер исполняет роль процессора и периферийных


устройств, может содержать ОЗУ и ПЗУ. Прототип современного микрокон-
троллера был создан в 1971, но первый коммерчески успешный микроконтроллер
был выпущен уже в 1980 году.

Характерной чертой микроконтроллера является то, что вычислительное


ядро, запоминающее устройство, содержащее инструкции и данные устройства
ввода-вывода, набор встроенных периферийных устройств располагаются на
кристалле. В микроконтроллере может использоваться статическая память для
ОЗУ и внутренних регистров и встроенная энергозависимая память для хранения
программы и данных. Часто встречаются контроллеры без шин для подключения
внешней памяти. В случае самых дешевых типов памяти информацию можно
записать только один раз. При более полной модификации контроллера энерго-
зависимую память можно перезаписывать. Чаше всего микроконтроллеры при-
меняются во встроенных системах управления и контроля.

Основным преимуществом микроконтроллеров является то, что его можно


назвать почти самостоятельным вычислительным устройством. Для работы
микроконтроллеру не требуется дополнительное оборудование. Данные команд
ОЗУ и ПЗУ хранятся раздельно.

Применение одной микросхемы, вместо целого набора, как в обычных


процессорах, находящихся в персональных компьютерах, позволяет
Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
 значительно снизить размеры готового устройства,

 уменьшить энергопотребление

 снизить стоимость устройств.

Работу микроконтроллера можно программировать на ассемблере или Си, хотя


возможно и на других языках при помощи компиляторов, получая в результате
довольно сложные электронные устройства, функциональность которых в
большой степени реализуется программно. Микроконтроллеры могут быть:

 перепрограммируемыми с электрическим стиранием или УФ (наиболее


дорогие) применяются в случае экспериментального и мелкосерийного
производства;

 однократно-программируемые (более дешевые);

 масочно-программируемые (самые дешевые) применяются в случае


крупносерийного производства.

Сегодня существует очень большой ассортимент микроконтроллеров для


решения широкого спектра задач. Возможно подобрать микроконтроллер от
различных производителей, с отличными техническими характеристиками,
разным набором периферийных устройств.

Микроконтроллеры могут содержать следующие переферийные устройтсва:

 радиочастотные приемники и передатчики

 контроллеры дисплеев и клавиатур

 компараторы

 широтно-импульсные модуляторы

 различные интерфейсы ввода-вывода,

 контроллеры бесколлекторных двигателей

 аналого-цифровые и цифро-аналоговые преобразователи


Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
 таймеры

 массивы встроенной флеш-памяти

Выбор микроконтроллера обуславливается рядом параметров, это компромисс


между габаритными размерами, стоимостью, быстродействием и
энергопотреблением. В зависимости от типа поставленной задачи может быть
выбран или малопроизводительный 8 разрядный микроконтроллер, если
основным критерием является стоимость, или цифровой сигнальный процессор
при необходимости высоких вычислительных характеристик.
Задачей дипломной работы рассмотрение типов микроконтроллеров и
исследование принципов работы микропроцессорной системы на основе
микроконтроллера.

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
1. Аналитический обзор
1.1. Выбор микроконтроллера

Выбор микроконтроллера (MCU) является одним из самых важных


решений, от которых зависит успех или провал всего проекта. При выборе
микроконтроллера существуют количественные критерии, большинство из
которых представлены в данной работе.

1.1.1. Назначение микроконтроллера

Основная цель - выбрать наименее дорогой микроконтроллер (чтобы


снизить общую стоимость изделия), но в то же время удовлетворяющий
системной спецификации, т.е. требованиям по производительности, надежности,
условиям применения и т.д.

Общая стоимость изделия включает все:

 инженерные исследования и проработки,


 разработку, производство (комплектующие и труд),
 гарантийный ремонт,
 обновление,
 обслуживание,
 совместимость,
 простоту в обращении и т.д.
1.1.2. Процесс выбора
Начиная выбор микроконтроллера, разработчик должен сперва задаться
вопросом: "Что должен делать микроконтроллер в моей системе?" Ответ на этот
простой вопрос определяет нужные в этой системе характеристики
микроконтроллера и, таким образом, является определяющим фактором в
процессе выбора.

Второй шаг - проведение поиска микроконтроллеров, которые


удовлетворяют всем системным требованиям. Он обычно включает подбор

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
литературы, технических описаний и технических коммерческих журналов, а
также демонстрационные консультации.

В наше время свежие коммерческие журналы содержат информацию о новейших


микроконтроллерах. Хорошо, если Вам подошел однокристальный
микроконтроллер, в противном случае должен быть проведен вторичный поиск,
чтобы найти микроконтроллер, который наиболее полно удовлетворяет
требованиям, имеет минимум внешних электрических цепей и подходит по
стоимости и габаритам.

Однокристальный микроконтроллер предпочтительней из-за цены и


надежности. Конечно, если политика компании или вопросы преемственности
разработок и программной совместимости диктует, микроконтроллер какого
производителя использовать, то это значительно сузит ваш выбор.

Последняя стадия выбора состоит из нескольких этапов, цель которых -


сузить список приемлемых микроконтроллеров до одного. Эти этапы включают в
себя анализ цены, доступности, средств разработки, поддержки производителя,
стабильности и наличия других производителей. Чтобы прийти к оптимальному
решению, возможно, весь процесс придется повторить
несколько раз.

1.1.3. Критерий выбора


Основные критерии выбора микроконтроллера представлены ниже в
порядке значимости:

I. Пригодность для прикладной системы.


Может ли она быть сделана на однокристальном микроконтроллере или
максимально соответствует спецификации с несколькими добавочными
микросхемами:
а) Имеет ли микроконтроллер требуемое число контактов/портов ввода/
вывода, т.к. в случае их недостатка он не сможет решать поставленные
задачи, а в случае избытка цена может оказаться слишком высокой;
б). Имеет ли он все требуемые периферийные устройства, такие как
Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
последовательные порты ввода/вывода, RAM, ROM, A/D, D/A и т.д.;
в). Имеет ли он другие периферийные устройства,
которые не нужны;
г). Имеет ли ядро CPU соответствующую пропускную способность, т.е.
вычислительную мощность, позволяющую обрабатывать системные
запросы с учетом программирования на выбранном прикладном языке;
Слишком много - расточительно, слишком мало – не будет работать.
д). Выделено ли в бюджете проекта достаточно средств, чтобы позволить
себе использовать данный микроконтроллер. Чтобы ответить на этот вопрос,
обычно требуются расценки производителя. Если данный микроконтроллер
не приемлем для проекта, все остальные вопросы становятся
несущественными, и вы должны начать поиски другого микроконтроллера.

II. Доступность:
а). Существует ли устройство в достаточных количествах;
б). Производится ли оно сейчас;
в). Что ожидается в будущем;
III. Поддержка разработчика:
а) Ассемблеры.
б) Компиляторы.
в) Средства отладки.
г) Оценочный модуль (EVM).
д) Внутрисхемные эмуляторы.
е) Насадки для логических анализаторов.
ж) Отладочные мониторы.
и) Отладчики программ в исходных текстах.
к) Доска объявлений в On-line (BBS).
л) Исполнительная система реального времени.
м) Примеры применения.
н) Сообщения об ошибках.
о) Утилиты, в том числе "бесплатные" ассемблеры.

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
п) Образцы исходных текстов.
IV. Поддержка применений:
а) Есть ли специальная группа, которая занимается только поддержкой
применений;
б) Есть ли инженеры, техники или продавцы;
в)Насколько квалифицирован поддерживающий персонал, действительно ли он
заинтересован в помощи вам при решении вашей проблемы;
г) Поддерживаются ли телефон и/ или FAX;
V. История производителя:
а) Компетентность, подтвержденная разработками.
б) Надежность микросхем, т.е. качество продукции.
в) Срок поставки.
г) Время работы в этой области.
д) Финансовый отчет.

1.1.4. Системные требования


Проведение системного анализа вашего проекта позволит определить и
требования к микроконтроллеру:

 Какие требуются периферийные устройства?


 Применяются ли битовые операции или только числовые?
 Сколько требуется манипуляций для обработки данных?
 Должна ли система управляться по прерываниям, по готовности или по
командам человека?
 Каким количеством устройств/битов ввода/вывода необходимо управлять?
 Какие устройства из числа многих возможных типов I/O устройств должны
контролироваться/управляться: RS-232C терминалы, выключатели, реле,
клавиши, сенсоры (температура, свет, напряжение и т.д.), звуковые
устройства, визуальные индикаторы (LCD-дисплеи, LED), аналого-
цифровые (A/D), цифро-аналоговые (D/A) преобразователи?
 Одно или несколько напряжений питания требуется для системы?

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
 Насколько требователен микроконтроллер к качеству источника питания,
т.е. каков диапазон допустимых уровней напряжения?
 Каковы допустимые пульсации напряжения питания?
 Какой рабочий ток? Изделие должно работать от сети или от батарей?
 Если от батарей, должны ли использоваться перезаряжаемые батареи и если
это так, то каково время работы без перезарядки, и какое для нее требуется
время?
 Существуют ли ограничения по размеру, весу, эстетическим параметрам,
таким как, например, форма?
 Существуют ли какие-либо специфические требования к условиям
окружающей среды, таким как военные условия, температура, влажность,
атмосфера (взрывоопасная, коррозийная и т.д.), давление/высота?
 Будут ли использоваться в системе диски или только Flash или ROM?
 Система будет применяться для решения задач в реальном времени, и если
да, собираетесь ли вы создать или приобрести операционное ядро реального
времени или, возможно, будет достаточно простейшего доступного и
широко используемого системного программного обеспечения?
 Достаточно ли персонала и времени для разработки вашего собственного
операционного ядра и оправданы ли экономически затраты на такую
разработку?
 Как будут оплачиваться авторские права u1080 и программное обеспечение?
 Для решения задач реального времени требуется большая исследовательская
работа, чтобы удовлетворить их особым требованиям.
1.1.5. Основные особенности микроконтроллера
Микроконтроллеры в целом можно разделить на группы 8-, 16- и 32-
разрядных по размеру их арифметических и индексных регистров, хотя некоторые
разработчики считают, что 8/16/32 - разрядную архитектуру определяет
разрядность шины.

Способен ли дешевый микроконтроллер удовлетворить требованиям


системы или требуется дорогой 16- или 32-разрядный? Возможна ли программная

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
эмуляция особенностей 16/32-раз-рядного микроконтроллера на недорогом 8-
разрядном микроконтроллере, жертвуя размером исполняемого кода и скоростью?

Например, может ли 8-разрядный микроконтроллер быть использован с


программным макросом, чтобы эмулировать 16-разрядный аккумулятор и
операции индексирования? Выбор прикладного языка (высокого уровня вместо
ассемблера) может сильно повлиять на производительность системы, которая
затем может диктовать выбор 8/16/32-разрядной архитектуры, но ограничение по
цене может отвергнуть этот выбор.

Тактовая частота или, более точно, скорость шины определяет, сколько


вычислений может быть выполнено за единицу времени. Некоторые
микроконтроллеры имеют узкий диапазон возможной тактовой частоты, в то
время как другие могут работать вплоть до нулевой частоты.

Иногда выбирается специфическая тактовая частота, чтобы сгенерировать другую


тактовую частоту, требуемую в системе, например, для задания скоростей
последовательной передачи. В основном, вычислительная мощность,
потребляемая мощность и стоимость системы увеличиваются с повышением
тактовой частоты.

Цена системы при повышении частоты увеличивается из-за стоимости не


только микроконтроллера, но также и всех требующихся дополнительных
микросхем, таких как RAM, ROM, PLD и контроллеры шины.

Рассмотрим технологию, с использованием которой изготовлен


микропроцессор: N-канальный металл-окисел-полупроводник (NMOS) в
сравнении с комплементарным MOS высокой плотности интеграции (HCMOS).

В отличие от ранних NMOS-процессоров, в HCMOS сигналы изменяются в


диапазоне от 0 до значения напряжения питания. Так как это обстоятельство
может значительно влиять на уровень помех в схеме, обычно предпочтение
отдается процессорам HCMOS. Кроме того, HCMOS потребляют меньшую
мощность и, таким образом, меньше нагреваются. Геометрические размеры
элементов в HCMOS меньше, что позволяет иметь более плотные схемы и, таким

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
образом, работать при более высоких скоростях. Более плотный дизайн также
уменьшает стоимость, т.к. на кремниевой пластине того же размера можно
произвести большее количество чипов.

По этим причинам большинство микроконтроллеров сегодня производятся с


использованием HCMOS-технологии.

1.1.6. Возможности микроконтроллера


Чтобы достичь более высокого уровня интеграции и надежности при более
низкой цене, все микроконтроллеры имеют встроенные дополнительные
устройства. Эти устройства под управлением микропроцессорного ядра микро
контроллера выполняют определенные функции.

Встроенные устройства повышают надежность системы, потому что они не


требуют никаких внешних электрических цепей. Они предварительно
тестируются производителем и освобождают место на плате, так как все
соединительные электрические цепи выполнены на кристалле в
микроконтроллере.

Некоторыми из наиболее популярных внутрисхемных устройств являются


устройства памяти, таймеры, системные часы/генератор и порты ввода/вывода
(I/O). Устройства памяти включают оперативную память (RAM), постоянные
запоминающие устройства (ROM), перепрограммируемую ROM (EPROM),
электрически перепрограммируемую ROM (EEPROM) и электрически стираемую
память (EEM). Термин EEM, на самом деле, относится к инженерно развиваемой
версии микроконтроллера, где EEPROM заменяет ROM, чтобы снизить время
разработки. Таймеры включают и часы реального времени, и таймеры
периодического прерывания.

Следует принимать во внимание диапазон и разрешение таймера, так же как


и другие подфункции, такие как сравнение таймера и/или входных линий
измерения длительности сигнала. I/O включают последовательные порты связи,
параллельные порты (I/O линии), аналого-цифровые преобразователи (A/D),

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
цифроаналоговые преобразователи (D/A), драйверы жидкокристаллического
экрана (LCD) и драйверы вакуумного флуоресцентного экрана (VFD).

Другими, реже используемыми, встроенными ресурсами являются


внутренняя/внешняя шина, таймер слежения за нормальным функционированием
системы (COP), сторожевая схема (Watch-Dog), система обнаружения отказов
тактового генератора, выбираемая конфигурация памяти и системный
интеграционный модуль (SIM). SIM обычно заменяет внешнюю логику,
необходимую для взаимодействия с внешними устройствами через выбранные
контакты микросхемы.

В большинство микроконтроллеров с внутри схемными ресурсами


включается блок конфигурационных регистров для управления этими ресурсами.
Иногда сам этот блок может быть отражен в различные места карты памяти.
Иногда имеется пользовательский и/или фабричный тестовый регистр, наличие
или отсутствие которого косвенно говорит о том, какое значение производитель
придает качеству.

Наличие конфигурационных регистров приводит к проблеме случайного


изменения конфигурации системы “блуждающим” кодом. Для предотвращения
такой случайной возможности используется механизм “замка”, т.е. до того, как
конфигурационный регистр может быть изменен, биты в другом регистре должны
быть изменены в определенной последовательности.

Хотя конфигурационные регистры могут сначала испугать своей сложностью, они


крайне ценны благодаря гибкости при низкой стоимости, так что одному
микроконтроллеру можно найти различные применения.

1.1.7. Набор команд микроконтроллера


Необходимо внимательно изучить набор команд и регистров каждого
микроконтроллера, так как они играют важнейшую роль в определении
возможностей системы в целом.

 Изучили ли ваши программисты возможности режимов адресации для


целей вашей системы, все ли вас устраивает?
Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
 Есть ли какие-либо специальные команды, которые будут использоваться в
вашей системе, такие как умножение, деление и табличное
интерполирование?
 Есть ли какие-либо малопотребляющие режимы для экономии батарейного
питания, такие как остановка, остановка с низким потреблением мощности
и/или ожидание?
 Есть ли какие-либо команды битовых манипуляций (установка бита, очистка
бита, тест бита, изменение бита, команды перехода по
установленному/очищенному биту), облегчающие применение
микроконтроллера, или команды манипуляции с битовыми полями?
Реальным критерием производительности является количество тактовых
циклов, требуемое для выполнения задачи, а не количество исполненных команд.
Для справедливого сравнения лучше закодировать одинаковую программу и
сравнить полное число выполненных тактовых циклов и использованных байтов.
Есть ли в карте операционных кодов нереализованные инструкции и что
получится, если они случайно выполнятся? Обработает ли система подобную
ситуацию корректно обработчиком “исключительных” событий или это приведет
к выходу системы из строя?

1.1.8. Прерывания микроконтроллера


Проверка структуры прерываний необходима всегда, когда создается система
реального времени.
 Сколько линий или уровней прерывания имеется и сколько их требуется для
вашей системы?
 Имеется ли маска уровней прерывания?
 Когда уровень прерывания подтвержден, есть ли индивидуальные векторы
для программы-обработчика прерывания, или должны опрашиваться все
возможные источники прерывания, чтобы определить источник?
 В критических по скорости применениях, таких как управление принтером,
критерием выбора подходящего микроконтроллера может быть время
реакции на прерывание, т.е. время от начала прерывания (в худшем случае,
Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
фазированного относительно тактового генератора микроконтроллера) до
выполнения первой команды соответствующего обработчика прерывания.

1.1.9. Характеристика поставщика


Третий шаг в сокращении списка технически приемлемых
микроконтроллеров – проверка производителей и поставщиков
микроконтроллеров, т.е. компаний, с которыми вы планируете вступить в
длительные отношения на взаимовыгодной основе.

Поставщик может быть производителем микроконтроллеров, или он может


быть дилером, который является полномочным представителем нескольких
производителей.

Наилучшим образом удовлетворит ваши запросы поставщик с более


широким ассортиментом продуктов и репутацией высокого качества, надежности,
обслуживания и своевременной поставки при справедливой цене. Кроме того, чем
больше продуктов вы покупаете у одного поставщика, тем большие преимущества
вы получаете в отношении цены, услуг и поддержки.

Всегда имейте в виду, что, хотя долларовый объем вашей покупки может
казаться вам высоким, это всегда относительная величина к общему объему
продаж поставщика.

Поставщики, которые снабжают не только микроконтроллерами, но и


памятью (RAM, ROM), дискретными устройствами (транзисторами, диодами и
т.д.), стандартными цифровыми логическими устройствами (7400, 74HC00 и т.д.),
специальными микросхемами, заказными устройствами (CSIC), устройствами для
специфических применений (ASIC) и программируемыми логическими
устройствами (PLD), смогут лучше удовлетворить ваши растущие запросы.

Имеет ли производитель и/или поставщик какие-либо награды за качество,


надежность, сервис и время поставок? Не следует слишком доверять
самоприсуждаемым наградам.

1.1.10.Литературная поддержка

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
Литература охватывает широкий набор печатных материалов, которые могут
помочь вам сделать правильный выбор. Она включает:
 Выпуски производителя, такие как технические описания и рекомендации
по применению, также издания, доступные в местном книжном магазине
и/или библиотеке.
 Издания из местного магазина и/или библиотеки не только указывают на
популярность производителя/микроконтроллера, но и публикуют
беспристрастные мнения, если они высказаны независимыми от
производителя авторами.
Для окончательного шага в процессе выбора постройте таблицу, содержащую
рассматриваемые микроконтроллеры в одной графе, а их важные характеристики -
в другой.
Затем приложите бланки технических описаний производителей, чтобы получить
справедливое наглядное сравнение.
Некоторые производители имеют предварительно сделанные сравнительные
описания их микроконтроллеров, которые упростят вашу задачу, но проверьте по
техническим описаниям, все ли новейшие продукты представлены.
Среди возможных характеристик:
 Цена (на ожидаемый объем продукции, включая предсказание будущей
цены, т.е. уменьшится ли цена, и как она будет себя вести в процессе
предполагаемого жизненного цикла вашего изделия?),
 RAM,
 ROM,
 EPROM,
 EEPROM,
 таймер(ы),
 A/D,
 D/A,
 последовательные порты,
 параллельные порты,

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
 скорость шины (минимальная/максимальная),
 специальные команды (умножение, деление и т.д.),
 число доступных прерываний,
 время отклика прерывания (время от начала прерывания до выполнения
первой команды, управляемой прерыванием),
 размер корпуса/тип (керамический DIP или LCC,
 пластиковый 0.3" DIP или 0.6" DIP, сжатый DIP (расстояние между
контактами - .071"),
 PLCC, PQFP, EIAJQFP, SOIC, BGA;
Некоторые из них используют технологию поверхностного монтажа),
требования по питанию и другие детали, важные для устройства вашей системы.
Если после всего этого у вас в списке все еще больше одного микроконтроллера,
рассмотрите возможности расширения и стоимость. Какие расширения, по
вашему мнению, могут понадобиться в будущих версиях вашего продукта? И
наконец, если два микроконтроллера стоят одинаково, но один предлагает немного
больше возможностей, которые не требуются сегодня, но сделали бы будущие
расширения доступными без добавочных затрат, выбирайте этот
микроконтроллер.

1.2. Классификация запоминающих устройств

Важнейшие параметры ЗУ находятся в противоречии. Так, например,


большая информационная емкость не сочетается с высоким быстродействием, а
быстродействие в свою очередь не сочетается с низкой стоимостью. Поэтому
системам памяти свойственна «многоступенчатая иерархическая структура», и в
зависимости от роли того или иного ЗУ его реализация может быть существенно
различной.
В наиболее развитой иерархии памяти ЭВМ можно выделить следующие уровни:
- регистровые ЗУ, находящиеся в составе процессора или других устройств (т. е.
внутренние для этих блоков), благодаря которым уменьшается число обращений к

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
другим уровням памяти, реализованным вне процессора и требующим большего
времени для операций обмена информацией:
- кэш-память, служащая для хранения копии информации, используемой в
текущих операциях обмена. Высокое быстродействие кэш-памяти повышает
производительность ЭВМ.
- основная память (оперативная, постоянная, полупостоянная). работающая в
режиме непосредственного обмена с процессором и по возможности
согласованная с ним по быстродействию. Исполняемый в текущий момент
фрагмент программы обязательно находится в основной памяти;
- специализированные виды памяти, характерные для некоторых специфических
архитектур (многопортовые, ассоциативные, видеопамять и др.);
- внешняя память, хранящая большие объемы информации. Эта память обычно
реализуется на основе устройств с подвижным носителем информации
(магнитные и оптические диски, магнитные ленты и др.).

1.3 Важнейшие параметры ЗУ


Информационная емкость — максимально возможный объем хранимой
информации. Выражается в битах или словах (в частности, в байтах). Бит
хранится запоминающим элементом (ЗЭ), а слово — запоминающей ячейкой (ЗЯ).
т.е. группой ЗЭ. к которым возможно лишь одновременное обращение. добавление
к единице измерения множителя "К" (кило) означает умножение на 210=1024, а
множителя "М" (мега) — умножение на 220- 1048576.
Организация ЗУ — произведение числа хранимых слов на их разрядность. Видно,
что это дает информационную емкость ЗУ, однако при одной и той же
информационной емкости организация ЗУ может быть различной, так что
организация является самостоятельным важным параметром.
Быстродействие (производительность) ЗУ оценивают временами считывания
записи и длительностями циклов чтения/записи. Время считывания- интервал
между моментами появления сигнала чтения и слова на выходе ЗУ Время записи
— интервал после появления сигнала записи, достаточный для установления ЗЯ в

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
состояние, задаваемое входным словом. Минимально допустимый интервал
между последовательными чтениями или записями образует соответствующий
цикл. Длительности циклов могут превышать времена чтения или записи, т. к.
после этих операций может потребоваться время для восстановления
необходимого начального состояния ЗУ
Время чтения, записи и длительности циклов — традиционные параметры. Для
некоторых современных ЗУ они должны быть дополнены новыми. Причиной
является более сложный характер доступа к хранимым данным, когда обращение
к первому слову некоторой группы слов (пакета) требует большего времени, чем
обращение к последующим Для таких режимов вводят параметр времени доступа
при первом обращении (Latency) и темпа передач для последующих слов пакета
(Bandwidth). Темп передач в свою очередь оценивается двумя значениями —
предельным (внутри пакета) и усредненным (с учетом Latency).С уменьшением
пакета усредненный темп снижается, все более отличаясь от предельного.
Помимо указанных основных параметров для ЗУ указывают еще целый набор
временных интервалов. Перечисленные выше динамические параметры являются
эксплуатационными (измеряемыми). Кроме них, существует ряд режимных
параметров, обеспечение которых необходимо для нормального
функционирования ЗУ, поскольку оно имеет несколько сигналов управления, для
которых должно быть обеспечено определенное взаимное расположение во
времени. Для этих сигналов задаются длительности и ограничения по взаимному
положению во времени.
Один из возможных наборов сигналов ЗУ (рис. 4.1. а) включает следующие
сигналы:

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
Рис. 1.1. Типичные сигналы ЗУ (а) и их временные диаграммы (б)
А — адрес, разрядность которого n определяется числом ячеек ЗУ. т. е.
максимально возможным числом хранимых в ЗУ слов. Для ЗУ типично число
ячеек, выражаемое целой степенью двойки. Адрес является номером ячейки, к
которой идет обращение. Очевидно, что разрядность адреса связана с числом
хранимых слов N соотношением и - log2N (имеется в виду максимально
возможное число хранимых слов) Например, ЗУ с информационной емкостью 64К
слон имеет 16-разрядные адреса, выражаемые словами
А = А15А14А13...А0;
CS — (Chip Select) или СЕ (Chip Enable), который разрешает или запрещает
работу данной микросхемы;
R/W — (Read/Write) задает выполняемую операцию (при единичном значении —
чтение, при нулевом — запись);
D1 и DO (Data Input) и (Data Output) — шины входных и выходных данных,
разрядность которых m определяется организацией ЗУ (разрядностью его ячеек).
В некоторых ЗУ эти линии объединены.
Требования к взаимному временному положению двух сигналов (А и В) задаются
временами предустановки, удержания и сохранения.
время предустановки сигнала А относительно сигнала В tSU(A_B) есть интервал
между началами обоих сигналов.

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
Время удержания tH (A - B) — это интервал между началом сигнала А и окон-
чанием сигнала В.
время сохранения tV (A - B) — интервал между окончанием сигнала А и
окончанием сигнала В.
Длительности сигналов обозначаются как tW (индекс от слова Width - ширина).
Для ЗУ характерна такая последовательность сигналов. Прежде) всего подается
адрес, чтобы последующие операции не коснулись какой-либо другой ячейки,
кроме выбранной. Затем разрешается работа микросхемы сигналом CS (CF) и
подается строб чтения/записи R/W (взаимное положение сигналов CS и R/W для
разных ЗУ может быть различным). Если задана, например, операция чтения, то
после подачи перечисленных сигналов ЗУ готовит данные для чтения, что требует
определенного времени. Задний фронт сигнала R/W, положение которого во
времени должно обеспечивать, установление правильных данных на выходе ЗУ.
считывает данные.
Пример временной диаграммы для рассмотренного набора сигналов ЗУ и
операции чтения приведен на рис. 1.1. б.
Индексом А (от слова Access) обозначаются согласно стандарту времена доступа
— интервалы времени от появления того или иного управляющего сигнала до
появления информационного сигнала на выходе. Время доступа относительно
сигнала адреса обозначается, если следовать правилу, как tA(A), но часто просто как
tA. Аналогично этому, время доступа относительно сигнала CS, т. е. tA(CS) часто
обозначается просто как tCS. Время iA называют также временем выборки, а время
tCS - временем выбора.
Кроме отмеченных параметров для ЗУ используется и ряд других (уровни
напряжений, токи, емкости выводов, температурный диапазон и т.д.), которые не
требуют специального рассмотрения, т.к. они традиционны для цифровой
схемотехники. Исключение составляет свойство энергонезависимости, т.е.
способность ЗУ сохранять данные при отключении напряжения питания.
Энергонезависимость может быть естественной, т.е. присущей самим ЗЭ, или

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
искусственной, достигаемой введением резервных источников питания,
автоматически подключаемых к накопителю ЗУ при снятии основного питания.
Классификация ЗУ
Для классификации ЗУ (рис 4.2) важнейшим признаком является способ доступа к
данным.
При адресном доступе код на адресном входе указывает ячейку, с которой ведется
обмен. Все ячейки адресной памяти в момент обращения равнодоступны. Эти ЗУ
наиболее разработаны, и другие виды памяти часто строят на основе адресной с
соответствующими модификациями.
Адресные ЗУ делятся на RAM (Random Access Memory) и ROM (Read-Only
Memory). Русские синонимы термина RAM: ОЗУ (оперативные ЗУ) или ЗУПВ (ЗУ
с произвольной выборкой). Оперативные ЗУ хранит данные, участвующие в
обмене при исполнении текущей программы, которые могут быть изменены в
произвольный момент времени. Запоминающие элементы ОЗУ, как правило, не
обладают энергонезависимостью. В ROM (русский эквивалент — ПЗУ, т. е.
постоянные ЗУ) содержимое либо вообще не изменяется, либо изменяется, но
редко и в специальном режиме. Для рабочего режима это "память только для чтения".

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
Рис 1.2. Классификация полупроводниковых ЗУ.

RAM делятся на статические и динамические. В первом варианте


запоминающими элементами являются триггеры, сохраняющие свое состояние,
пока схема находится под питанием и нет новой записи данных Во втором
варианте данные хранится в виде «рядов конденсаторов, образуемых элементами
МОП-структур. Саморазряд конденсаторов ведет к разрушению данных. поэтому
они должны периодически (каждые несколько миллисекунд) регенерироваться. В
то же время плотность упаковки динамических элементов памяти в несколько раз
превышает плотность упаковки, достижимую в статических RAM.
Регенерация данных в динамических ЗУ осуществляется с помощью специальных
контроллеров. Разработаны также ЗУ с динамическими запоминающими
элементами, имеющие внутреннюю встроенную систему регенерации, у которых
внешнее поведение относительно управляющих сигналов становится

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
аналогичным поведению статических ЗУ. Такие ЗУ называют
квазистатическими.
Статические ЗУ называются SRAM (Static RAM), а динамические — ORAM
(Dynamic RAM).
Статические ОЗУ можно разделить на асинхронные, тактируемые и синхронные
(конвейерные). В асинхронных сигналы управления могут задаваться как
импульсами, так к уровнями. Например, сигнал разрешения работы CS может
оставаться неизменным и разрешающим на протяжении многих циклов
обращения к памяти. В тактируемых ЗУ некоторые сигналы обязательно должны
быть импульсными, например, сигнал разрешения работы CS в каждом цикле
обращения к памяти должен переходить из пассивного состояния в активное
(должен формироваться фронт этого сигнала в каждом цикле). Этот тип ЗУ
называют часто синхронным. Здесь использован термин "тактируемые", чтобы
"освободить" термин "синхронные" для новых типов ЗУ, в которых организован
конвейерный тракт передачи данных, синхронизируемый от тактовой системы
процессора, что дает повышение темпа передач данных в несколько раз
Подробнее сущность конвейерной организации ЗУ рассмотрена в § 4.8, т. к. она
играет важную роль в повышении быстродействия динамических ЗУ (вариант
SDRAM).
Динамические ЗУ характеризуются наибольшей информационной емкостью и
невысокой стоимостью, поэтому именно они используются как основная память
ЭВМ Поскольку от этой памяти требуется высокое быстродействие, разработаны
многочисленные архитектуры повышенного быстродействия, перечисленные и
классификации. Подробнее эти архитектуры рассмотрены в §4.7.
Статические ЗУ в 4...5 раз дороже динамических и приблизительно во столько же
раз меньше по информационной емкости. Их достоинством является высокое
быстродействие, а типичной областью использования — схемы кэш-памяти.
Постоянная память типа ROM (М) программируется при изготовлении методами
интегральной технологии с помощью одной из используемых при этом масок. В
русском языке ее можно назвать памятью типа ПЗУМ (ПЗУ масочные). Для

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
потребителя это в полном смысле слова постоянная память, т. к. изменить ее
содержимое он не может. В следующих трех разновидностях ROM в обозначениях
присутствует буква Р (от Programmable). Это программируемая пользователем
память (в русской терминологии ППЗУ— программируемые ПЗУ). Ее
содержимое записывается либо однократно (в PROM), либо может быть заменено
путем стирания старой информации и записи новой (в EPROM и EEPROM) В
EPROM стирание выполняется с помощью облучения кристалла
ультрафиолетовыми луча-ми, ее русское название РПЗУ-УФ (репрограммируемое
ПЗУ с УФ-стираннем). В EEPROM стирание производится электрическими
сигналами ее русское название РПЗУ-ЭС (репрограммируемое ПЗУ с
электрическим стиранием). Английские названия расшифровываются как
Electrically Programmable ROM и Electrically Erasable Programmable ROM.
Программирование PROM и репрограмирование EPROM и EEPROM
производятся в обычных лабораторных условиях с помощью либо специальных
программаторов, либо специальных режимов без специальных приборов (для
EEPROM)
Память типа Flash по запоминающему элементу подобна памяти типа EEPROM
(или иначе E2PROM), но имеет структурные и технологические особенности,
позволяющие выделить ее в отдельный вид.
Запись данных и для EPROM и для E2PROM производится электрическими
сигналами.
В ЗУ с последовательным доступом записываемые данные образуют некоторую
очередь. Считывание происходит из очереди слово за словом либо в порядке
записи, либо в обратном порядке. Моделью такого ЗУ является последовательная
цепочка запоминающих элементов, в которой данные передаются между
соседними элементами.
Прямой порядок считывания имеет место в буферах FIFO с дисциплиной "первый
пришел — первый вышел" (First In — First Out), а также в файловых и
циклических ЗУ.

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
Разница между памятью FIFO и файловым ЗУ состоит в том, что и FIFO запись в
пустой буфер сразу же становится доступной для чтения, т. е. поступает в конец
цепочки (модели ЗУ). В файловых ЗУ данные поступают в начало цепочки и
появляются на выходе после некоторого числа обращений, равного числу
элементов в цепочке. При независимости операций считывания и записи
фактическое расположение данных в ЗУ на момент считывания не связано с
каким-либо внешним признаком. Поэтому записываемые данные объединяют в
блоки, обрамляемые специальными символами конца и начала (файлы). Прием
данных из файлового ЗУ начинается после обнаружения приемником символа
начала блока.
В циклических ЗУ слова доступны одно за другим с постоянным периодом,
определяемым емкостью памяти. К такому типу среди полупроводниковых ЗУ
относится видеопамять (VRAM).
Считывание в обратном порядке свойственно стековым ЗУ, для которых
реализуется дисциплина "последний пришел — первый вышел". Такие ЗУ
называют буферами LIFO(Last In — First Out).
Время доступа к конкретной единице хранимой информации в последовательных
ЗУ представляет собою случайную величину. В наихудшем случае для такого
доступа может потребоваться просмотр всего объема хранимых данных.
Ассоциативный доступ реализует поиск информации по некоторому признаку, а
не по ее расположению в памяти (адресу или месту в очереди) В наиболее полной
версии все хранимые в памяти слова одновременно проверяются на соответствие
признаку, например, на совпадение определенных нолей слов (тегов — от
английского слова tag) с признаком, задаваемым входным словом (теговым
адресом). На выход выдаются слова, удовлетворяющие признаку. Дисциплина
выдачи слов, если тегу удовлетворяют несколько слов, а также дисциплина записи
новых данных могут быть разными. Основная область применения ассоциативной
памяти в современных ЭВМ кэширование данных.
Технико-экономические параметры ЗУ существенно зависят от их
схемотехнологической реализации. Но этому признаку также возможна

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
классификация ЗУ. однако удобнее рассматривать этот вопрос применительно к
отдельным типам памяти.
1.4. Организация портов ввода-вывода данных
Микроконтроллеры обычно обращаются к внешним устройства ( ВУ)
аналогично обращению к ячейкам внешнего ЗУ, так что порты ВУ подключаются
к линиям, которые управляют работой памяти. В этом случае процессор не
отличает обращение к ВУ от обращения к ячейке ОЗУ. Преимущество такого
способа подключения ВУ заключается в том, что появляется возможность
использования большого числа команд, предназначенных для обработки
операндов из адресуемой области памяти. Для передачи байта или слова из ВУ в
аккумулятор и обратно, появляется возможность выполнения арифметических и
логических операций с участием данных из ВУ, а также операций пересылок
между любым внутренним регистром и ВУ, между памятью и ВУ, а также из
одного ВУ в другое.

2. Однокристальный микроконтроллер 80с51


2.1.Архитектура микроконтроллера 80С51

Эта глава посвящена описанию архитектуры базовой модели семейства


микроконтроллеров MCS-51 – микроконтроллеру 80C51. Рассмотрены следующие
составные части архитектуры: специальные регистры микроконтроллера;
структура портов и их функционирование как портов и (для портов P0 и P2) в
шинных операциях; организация доступа к внешней памяти.

2.1.1 Структурная схема микроконтроллера


Структура схема микроконтроллера 80C51 представлена на рис.1.1. В его состав
входят:
– арифметико-логическое устройство ALU; аккумулятор ACC; регистр B; два
регистра временного хранения данных (TMP1 and TMP2); регистр слово-
состояние программы PSW (Program Status Word);

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
– блоки прерываний, последовательного порта и таймера (Interrupt, Serial Port, and
Timer Blocks); тактовый генератор Osc (Oscillator); устройство управления и
синхронизации (Timing and Control);
– регистр команд (Instruction Register); указатель стека SP (Stack Pointer); буфер
(Buffer); счетчик команд PC (Program Counter); инкрементер счетчика команд (PC
Incrementer); регистр указателя данных (DPTR – Data Pointer Register); регистр
адреса программы PAR (Program Address Register);
– оперативное запоминающее устройство RAM (Random Access Memory) с
регистром адресации ОЗУ (RAM Address Register); постоянное запоминающее
устройство ROM (Read Only Memory) или перепрограммируемое постоянное
запоминающее устройство EPROM (Electronic Programming Read Only Memory);
– четыре однобайтовых порта ввода-вывода P0, P1, P2 и P3; каждый порт
включает в себя буфер порта с формирователем PD (Port Drivers) и защелку порта
PL (Port Latch).

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
Рис.2.1. Структурная схема микроконтроллера 80С51
2.1.2. Регистры специальных функций

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
Карта области встроенной в микроконтроллер оперативной памяти, называемой
областью регистров специальных функций (Special Function Registers –SFR),
представлена на рис.1.2.

Рис.2.2. Область регистров специальных функций микроконтроллера


3.
Как видно из рис.1.2, в области специальных функций микроконтроллера заняты
далеко не все адреса. Незанятые адреса не реализованы на чипе. Чтение ячеек по
этим адресам в общем случае будет возвращать случайные данные, а запись не
будет иметь никакого эффекта.
Заметим, что прикладное программное обеспечение, разработанное
пользователем, не должно записывать данные в эти несуществующие ячейки,
поскольку они могут использоваться в других микроконтроллерах семейства
MCS-51, чтобы реализовать их новые особенности.
Рассмотрим функции регистров специальных функций SFR базового
микроконтроллера 80С51.
Аккумулятор. Регистр АСС является аккумулятором. Команды, которые
обращается к аккумулятору, для его обозначения используют мнемонику A.
Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
Регистр В. Регистр В используется как источник или как приемник во время
операций умножения и деления. Для других команд он может использоваться как
еще один свободный рабочий регистр.
Слово - состояние программы PSW. Регистр слово - состояние программы
содержит информацию о состоянии программы как это показано на рис.1.3. и в
таблице 1.1.

Рис.2.3. Регистр слово - состояние программы PSW


Таблица 2.1
Назначение битов регистра слово - состояние программы PSW

Обозначение Мнемоника Назначение бита


PSW.7 CY флаг переноса (Carry Flag, CY);
PSW.6 AC флаг вспомогательного переноса
(Auxiliary Carry Flag); используется в
операциях двоично-десятичной
арифметики;
PSW.5 F0 пользовательский флаг (General Purpose
Status Flag);
PSW.4 RS1 бит 1 выбора регистрового банка
(Register Bank Select Bits);
устанавливается / сбрасывается
программно для определения рабочего
банка регистров;
PSW.3 RS0 бит 0 выбора регистрового банка
(Register Bank Select Bits);
устанавливается / сбрасывается
программно для определения рабочего
банка регистров;
PSW.2 OV флаг переполнения (Overflow Flag);
PSW.1 – зарезервирован (Reserved); флаг,
определяемый пользователем;

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
PSW.0 P бит четности (Parity Flag);
устанавливается / сбрасывается
аппаратно каждый цикл команды для
указания нечетного / четного количества
бит, содержащих “1”, в аккумуляторе, то
есть, для проверки на четность;

Битами RS1, RS0 выбираются ячейки памяти, которые будут служить активным
регистровым банком (регистры R0+R7), как показано в таблице 1.2.
Таблица 2.2
Выбор регистрового банка

RS1 RS0 Банк Адрес


0 0 0 00Н+07Н
0 1 1 08Н+0FH
1 0 2 10H+17H
1 1 3 18H+1FH

Указатель стека (Stack Pointer – SP). Регистр указателя стека имеет ширину 8
бит. Используется для указания на вершину стека в операциях записи в стек и
чтения из него.
Он инкрементируется на единицу перед сохранением данных при выполнении
команд PUSH и CALL. Неявно используется такими командами, как RET, RETI,
POP.
Стек может находиться в любом месте внутренней памяти данных, однако
указатель стека после сброса инициализируется с адреса 07Н (область стека в этом
случае начинается с адреса 08Н).
Указатель данных (Data Pointer – DPTR). Регистр указателя данных DPTR
состоит из старшего байта (DPH) и младшего байта (DPL). Его основная функция
состоит в хранении 16-разрядного адреса. К нему можно обращаться, как к 16-
разрядному регистру или как к двум независимыми 8-разрядным регистрам.
Порты P0 – P3. Функционально любой порт состоит из буфера и SFR - защелки.
Соответственно P0, P1, P2, и P3 являются SFR - защелками портов 0, 1, 2, и 3.

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
Запись логической единицы в любой бит SFR - защелки порта (P0, P1, P2, или P3)
вызывает появление высокого состояния на соответствующем выводе порта.
Запись нуля вызывает появление низкого состояния.
Когда порт используется как вход, то внешнее состояние вывода порта
сохраняется в SFR - защелке порта. То есть, если внешнее состояние вывода порта
низкое, соответствующий бит SFR - защелки порта будет содержать 0; если
внешнее состояние высокое, то бит будет содержать 1).
Буфер данных последовательного интерфейса (Serial Data Buffer – SDB).
Последовательный буфер фактически состоит из двух отдельных регистров:
буфера передачи и буфера приема.
При записи данных в SBUF они помещаются в буфер передатчика
последовательного порта и сохраняются для последующей передачи. Запись байта
в буфер передатчика приводит к автоматической инициализации начала передачи
этого байта.
При чтении SBUF считывается содержимое буфера приемника последовательного
порта. Наличие буферного регистра приемника позволяет совмещать операцию
чтения из SBUF ранее принятого байта с приемом очередного. Если к моменту
окончания приема очередного байта предыдущий не был считан из SBUF, то он
будет потерян.
Основные регистры таймеров в 80C51. Регистровые пары (TH0, TL0) и
(TH1, TL1) образуют 16 - разрядные счетные регистры для таймеров / счетчиков 0
и 1, соответственно.
Регистр управления в 80C51. Регистры специальных функций IP, IE,
TMOD, TCON, SCON, и PCON содержат биты управления и состояния для
системы прерываний, таймеров / счетчиков, и последовательного порта. Подробно
они описаны в последующих параграфах этой главы.

2.1.2. Структура портов и их работа

2.1.2.1. Назначение портов микроконтроллера

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
Микроконтроллер 80С51 имеет в своем составе четыре двунаправленных порта
ввода-вывода P0, P1, P2 и P3. Каждый порт включает в себя защелку (Port Latch)
порта (регистры специальных функций SFR от P0 до P3), выходной
формирователь (Output Driver) и входной буфер порта (Input Buffer).
Выходные формирователи портов P0 и P2 и входные буферы порта P0
используются в обращениях к внешней памяти. В этом случае порт P0 служит как
мультиплексируемая по времени шина адреса/данных. Он выставляет на шину
младший байт адреса внешней памяти, а порт P2 выводит старший байт адреса
внешней памяти (в том случае, если адрес 16-разрядный). В противном случае, на
выводах порта P2 постоянно выводится содержимое регистра P2 из области SFR.
Все выводы порта P3 многофункциональны. Они являются не только выводами
порта, но и имеют альтернативные функции, сведенные в таблицу 1.3.
Таблица 2.3
Альтернативное назначение битов регистра порта P3

Обозначение Назначение бита


P3.7 Строб чтения из внешней памяти данных (Read
Data for External Memory, RD ).
P3.6 Строб записи во внешнюю память данных (Write
Data for External Memory, WR ).
P3.5 Внешний вход T/C1 (Timer/Counter 1 External
Input, T1).
P3.4 Внешний вход T/C0 (Timer/Counter 0 External
Input, T0).
P3.3 Вход внешнего прерывания 1 (External Interrupt 1
Input Pin, INT1 ).
P3.2 Вход внешнего прерывания 0 (External Interrupt 0
Input Pin, INT0 ).
P3.1 Выход данных передатчика последовательного
порта (Serial Port Transmit Pin, TxD).
P3.0 Вход данных передатчика последовательного
порта (Serial Port Receive Pin, RxD).

Дополнительные функции порта могут быть активизированы, если


соответствующий бит в SFR защелке порта содержит 1 (по умолчанию все биты
установлены в 0).

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
2.1.2.2. Конфигурация портов ввода / вывода
На рисунках 2.4 – 2.5 показаны структурные схемы типовой
защелки бита порта и буфера ввода / вывода для каждого из
четырех портов.

Рис.2.4. Структурная схема защелки бита и буфера


ввода / вывода портов P0 и P2

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
Рис.2.5. Структурная схема защелки бита и буфера
ввода / вывода портов P1 и P3
Защелка бита (один бит в SFR защелке порта) представлена как триггер D - типа,
который будет защелкивать уровень сигнала внутренней шины (Int. Bus) по
сигналу “запись в защелку” (Write to Latch) от CPU. Входной сигнал на выводе
порта направляется на внутреннею шину по сигналу "чтение вывода" (Read Pin)
от CPU. Часть команд, для того чтобы прочитать порт используют сигнал "чтение
защелки" (Read Latch), а остальные – сигнал "чтения вывода" (Read Pin).
Как видно из рис.1.4, выходные формирователи портов P0 и P2 подключаются к
внутренней шине адреса/данных (ADDR/Data) сигналом Control внутреннего
управления для организации доступа к внешней памяти. Отметим, что при

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
обращении к внешней памяти содержимое SFR регистра P2 остается неизменным,
а во все биты SFR регистра P0 записываются логические единицы.
Как видно из рис.1.5, если битовая защелка регистра P3 установлена в 1, то
уровень сигнала на выводе порта (P3.X Pin) определяется сигналом,
обозначенным как “альтернативные выходные функции” (Alternate Output
Function). В действительности, по умолчанию, выводы порта всегда настроены на
“альтернативные входные функции” (Alternate Input Function).
Порты P1, P2, и P3 имеют внутренние подтягивающие резисторы, а порт P0 имеет
выводы с открытым стоком. Каждая линия ввода / вывода может независимо
использоваться как вход или выход. Отметим, что выводы порты P0 и P2 не могут
использоваться для общих задач ввода / вывода, когда эти порты служат как шина
адреса/данных для организации обращений к внешней памяти во время обычной
работы.
Чтобы использоваться линию ввода / вывода как вход, бит защелки порта должен
содержать логическую 1, которая закрывает полевой транзистор (FET) в выходном
формирователе. Тогда, для портов P1, P2 и P3, уровень сигнала на выводе порта
подтягивается вверх слабым внутренним подтягивающим резистором (Internal
Pullup) и может контролироваться мощным внешним источником.
Порт P0 отличается от прочих портов, так как его внутренние подтягивающие
резисторы являются неактивными во время нормальной работы порта.
Подтягивающий полевой транзистор FET в выходном формирователе порта P0
(см. рис.1.4) используется только тогда, когда порт генерирует логические 1 во
время доступа к внешней памяти. В остальных случаях подтягивающий полевой
транзистор выключен. Следовательно, линии порта P0, которые используются как
линии вывода / вывода, являются линиями с открытым стоком. Запись логической
1 в битовую защелку заставляет оба выходных полевых транзисторов закрыться,
так что вывод порта переходит в неопределенное состояние (третье состояние, z-
состояние). В этом случае он может использоваться как высокоимпедансный вход.
Поскольку порты P1, P2 и P3 имеют встроенные внутренние подтягивающие
резисторы, то их иногда называют "квазидвунаправленными" портами. Когда они

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
сконфигурированы как входы, то уровень сигнала на выводе порта подтягивается
вверх, однако внешним источником может быть опущен вниз. Порт P0, с другой
стороны, рассматривается как "полный" двунаправленный, потому что, когда он
сконфигурирован как вход, то переходит в состояние с высоким входным
импедансом.
При сбросе микроконтроллера 80C51 во все защелки портов записываются
логические 1. Если впоследствии в защелку порта записан 0, то она может быть
вновь переконфигурирована как вход записью в нее логической 1.

2.1.2.3. Запись в порт


При выполнении команды, которая изменяет значение в защелке порта,
новое значение записывается в защелку в течение фазы S6P2 заключительного
цикла команды. Однако содержимое защелок порта фактически перезаписывается
в их выходными буферами только в течение фазы P1 одного тактового периода. (В
течение фазы P2 выходной буфер содержит значение, которое было в течение
предыдущей фазы P1). Следовательно, новое значение из защелки порта
фактически не появиться на выводе порта до следующей фазы P1, которая будет в
S1P1 следующего машинного цикла.
Если изменение состояния буфера вызывает перепад с 0 в 1 в портах P1, P2 или
P3, то во время фаз S1P1 и S1P2 цикла, в котором перепад имеет место,
включается дополнительный подтягивающий резистор. Это делается с тем, чтобы
увеличить скорость перепада. Токовая нагрузка дополнительного подтягивающего
резистора приблизительно в 100 раз больше, чем обычного подтягивающего
резистора. Следует отметить, что внутренние подтягивающие резисторы - это
полевые транзисторы FET, а не линейные резисторы.
Устройство подтягивающих резисторов показано на рис.1.6 и рис.1.7.

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
Рис.2.6. Структурная схема встроенных подтягивающих резисторов
портов P1 и P3 в NMOS устройствах 80C51
Транзистор Enhancement Mode FET включается на 2 периода тактового
генератора, после того как сигнал Q защелки бита переходит из 0 в 1.

Рис.2.7. Структурная схема встроенных подтягивающих резисторов


портов P1 и P3 в CMOS устройствах 80C51
Транзистор pFET1 включается на 2 периода тактового генератора, после того
как сигнал Q защелки бита переходит из 0 в 1. В это же время pFET1
включает транзистор pFET3 через инвертор для формирования защелки,
которая удерживает логическую 1. Транзистор pFET2 при этом тоже
включен.

В NMOS устройствах 80C51, роль встроенной части подтягивающего резистора


выполняет полевой транзистор в режиме обедненного канала (Depletion Mode
FET), включенный по схеме источника тока. Этот транзистор обеспечивает
выходной ток порядка 0.25 mA, когда вывод закорочен на землю.

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
Параллельно встроенному подтягивающему резистору находится полевой
транзистор в режиме обогащенного канала (Enhancement Mode FET), который
активизируется в течение фазы S1 всякий раз, когда бит порта выполняет переход
от 0 к 1. В течение этого интервала времени, когда вывод закорочен на землю,
дополнительный транзистор обеспечивает дополнительный выходной ток порядка
30 mA.
В CMOS устройствах 80C51 подтягивающий резистор состоит из трех полевых
транзисторов с каналом p-типа (pFET). Заметим, что n-канальный полевой
транзистор (nFET) включается, когда к его затвору прикладывается логическая 1,
и выключается, когда к его затвору прикладывается логический 0. Транзистор
pFET является его противоположностью: он открыт, когда к затвору приложен 0, и
закрыт, когда на затворе 1.
Транзистор pFET1 на рис.1.7 – это транзистор p-типа, который включается на 2
периода тактового генератора после того как сигнал Q защелки бита переходит из
0 в 1. Включение pFET1 через инвертор включает полевой транзистор pFET3
(маломощный подтягивающий резистор). Этот инвертор и полевой транзистор
pFET3 формируют защелку, которая удерживает логическую 1.
Заметим, что, если на выводе формируется логическая 1, то отрицательная помеха
на выводе от некоторого внешнего источника может выключить полевой
транзистор pFET3, переводя вывод в неопределенное состояние. Для
восстановления исходного состояния служит транзистор pFET2. Это полевой
транзистор с каналом p-типа является очень слабым подтягивающим резистором,
который включается всякий раз, когда n-канальный полевой транзистор nFET
выключается, как это заложено в классическом варианте CMOS. Его мощность
равна 1/10 от мощности транзистора pFET1. Однако его мощности хватает для
восстановления логической 1 на выходе порта в случае ее потери из-за сбоя.

2.1.2.4. Нагрузка портов и подключение к ним


Выходные буферы портов P1, P2 и P3 могут управлять каждый до 4 ТТЛ
входов. Эти порты в NMOS версиях могут управляться нормальным способом

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
ТТЛ или NMOS схемами. И NMOS и CMOS выводы могут управляться выходами
открытым коллектором и с открытым стоком, однако заметим, что переход от
логического 0 к логической 1 не будет быстрым.
В NMOS устройствах, в случае, если вывод управляется выходом с
открытым коллектором, переход от 0 к 1 будет должен управляться относительно
слабым полевым транзистором в режиме обедненного канала (Depletion Mode
FET), как показано на рис.1.6. В устройствах CMOS, входной 0 выключает p-
канальный полевой транзистор pFET3, оставляя только маломощный
подтягивающий транзистор pFET2, который и управляет переходом.
Выходные буферы порта P0 могут управлять каждый до 8 ТТЛ входов.
Однако, для управления NMOS входами требуются внешние подтягивающие
резисторы, за исключением, когда порт P0 используется как шина адреса/данных
(ADDRESS / DATA) при обращениях к внешней памяти.

2.1.2.5. Особенности команд “чтение-модификация-запись”


Часть команд, которые читают порт, в действительности считывают
содержимое защелки (latch), а часть – состояние вывода (pin).
Команды, читающие состояние защелки, а не состояние вывода, являются
командами, которые читают значение, возможно, изменяют его, и затем
перезаписывают его в защелку. Такие команды называются “чтение-модификация-
запись” (read-modify-write). Команды микроконтроллера типа “чтение-
модификация-запись” сведены в таблицу 1.4. Когда операнд назначения – порт
или бит порта, все эти команды считывают состояние защелки.
Таблица 2.4
Команды “чтение-модификация-запись” микроконтроллера

Мнемоника Операция Пример


ANL Logical AND ANL P1,A
ORL Logical OR ORL P2,A
XRL Logical EX-OR XRL P3,A
JBC Jump if bit=1 and clear bit JBC P1.1, LABEL
CPL Complement bit CPL P3.0
INC Increment INC P2
Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
DEC Decrement DEC P2
DJNZ Decrement and jump if not zero DJNZ P3, LABEL
MOV PX.Y,C Move carry bit to bit Y of Port X MOV P2.7,C
CLR PX.Y Clear bit Y of Port X CLR P3.6
SET PX.Y Set bit Y of Port X SET P3.6

Не является очевидным, что три последние команды в этом списке


относятся к типу “чтение-модификация-запись”, но это так. Они читают
порт, все 8 бит, модифицируют адресованный бит и затем записывают
новый байт обратно в защелку.
Смысл наличия команд типа “чтение-модификация-запись” направленных в
защелку (latch), а не на вывод (pin), состоит в том, чтобы избежать
возможных ошибок интерпретации уровня напряжения на выводе.
Например, бит порта может использоваться для управления базой
транзистора. Когда логическая 1 записывается в бит, транзистор включается.
Если CPU затем опрашивает тот же бит порта путем чтения вывода, а не
защелки, то он считает напряжение на базе транзистора и интерпретирует
его как логический 0. Только чтение защелки бита, а не вывода порта, даст
корректную величину – логическую 1.

2.2. Доступ к внешней памяти


Обращение к внешней памяти бывает двух типов: обращение к внешней
памяти программ и обращение к внешней памяти данных. При обращении к
внешней памяти программ использует сигнал PSEN (Program Store Enable) в
качестве строба чтения. При обращении к внешней памяти данных
микроконтроллера используются сигналы RD или WR (дополнительные
функции P3.7 и P3.6) в качестве стробов памяти.
Выборки из внешней памяти программ всегда используют 16-разрядный
адрес. Обращение к внешней памяти данных может использовать либо 16-
разрядный адрес (MOVX @DPTR) либо 8-битный адрес (MOVX @Ri).

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
Всякий раз, когда используется 16-разрядный адрес, старший байт адреса
помещается в порт P2, где он удерживается в течение всего цикла чтения
или записи. Отметим, что формирователи порта P2 используют мощные
подтягивающие резисторы все время, когда они генерируют биты адреса,
являющимися логическими 1. Это происходит в течение выполнения
команды MOVX @DPTR. Во время этой процедуры защелка порта P2 из
области SFR не должна содержать логических 1, и содержимое порта P2
SFR не изменяется. Если внешний цикл памяти немедленно не
сопровождается другим внешним циклом памяти, неизмененное
содержимое порта P2 SFR вновь появится в следующем цикле.
Если используется 8-битный адрес (MOVX @Ri), то содержимое порта P2
SFR остается на выводах порта P2 во всех внешних циклах памяти. Это
облегчит пролистывание страниц памяти.
В любом случае, младший байт адреса является мультиплексированным по
времени с байтом данных в порту P0. Сигналы адреса / данных управляют
обоими полевыми транзисторами в выходных буферах порта P0. Таким
образом, в этом случае выводы порта P0 не являются выходами с открытым
стоком, и не требуют внешнего подтягивающего резистора.
В течение времени, когда младший байт адреса присутствует на выводах
порта P0, сигнал ALE (Address Latch Enable – разрешение фиксации адреса)
разрешает запись этого байта в защелку адреса. Байт адреса защелкивается
при отрицательном перепаде сигнала ALE. Затем, в цикле записи, байт
данных, который будет записан, появляется в порте P0 непосредственно
перед тем, как активируется сигнал WR , и остается там до тех пор, пока
сигнал WR не деактивируется. В цикле чтения, входной байт принимается
в порт P0 непосредственно перед тем, когда строб чтения RD

деактивируется.
В течение любого обращения к внешней памяти, CPU записывает 0FFH в
защелку порта P0 SFR. Таким образом, какая-либо стертая информация из
защелок порта P0 SFR, может быть сохранена.

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
Обращение к внешней памяти программ происходит в двух случаях: всякий
раз, когда сигнал EA активен; или всякий раз, когда счетчик команд (PC)
содержит адрес, которое больше чем 0FFFH. Это сделано для того, чтобы в
версиях микроконтроллера без встроенного ПЗУ обеспечить доступ к
нижним 4 К программ из внешней памяти.
Когда CPU работает от внешней памяти программ, все 8 бит порта P2
выделяются для функции вывода и не могут использоваться для
универсальных целей ввода/вывода. Во время выборки из внешней памяти
программ, биты порта P2 выводят старший байт счетчика команд PC.
Отметим, что в это время формирователи порта P2 используют мощные
подтягивающие резисторы для генерации единичных бит адреса из счетчика
команд.

2.3. Подключение внешнего постоянного запоминающего

2.3.1. Организация памяти программ


Микроконтроллеры семейства 80C51 имеют два адресных пространства
памяти программ функционально и логически разделенных за счет разницы в
механизмах адресации и сигналах управления:
– внутренняя память программ;
– внешняя память программ.
Структура адресного пространства памяти программ микроконтроллера
показана на рис. 2.8. Слева приведены адреса соответствующих областей памяти.

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
Рис.2.8. Пространство памяти программ микроконтроллера

Память программ доступна только по чтению. Микроконтроллер не имеет


команд и управляющих сигналов, предназначенных для записи в память
программ.
Память программ имеет 16-битовую адресную шину, ее элементы
адресуются с использованием счетчика команд (PC) или команд, которые
генерируют 16 разрядные адреса.
По шине данных память программ имеет байтовую организацию и
адресуемый общий объем до 64 Кбайт. Она делится на внутреннюю память
программ и внешнюю память. Ряд микроконтроллеров семейства 80C51
(отечественные – КР1816ВЕ51, КМ1816ВЕ751, КР1830ВЕ51) содержат
встроенную память программ, состоящую из 12-разрядного дешифратора и
постоянного запоминающего устройства (ПЗУ) емкостью 4К*8 бит. Эта память
Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
может быть расширена до 64 Кбайт за счет подключения микросхем внешней
памяти программ.
Внутренняя память программ КР1816ВЕ51 и КР1830ВЕ51 представляет
собой ПЗУ, формируемое при изготовлении микроконтроллера. Внутренняя
память программ микроконтроллера КМ1816ВЕ751 является
перепрограммируемым постоянным запоминающим устройством (ППЗУ) с
ультрафиолетовым стиранием.
Таким образом, для микроконтроллеров КР1816ВЕ51, КМ1816ВЕ751 и
КР1830ВЕ51 адресуемая внутренняя и внешняя память программ разделены в
соотношении 4 K + 60 К.
Микроконтроллеры КР1816ВЕ31 и КР1830ВЕ31 не имеют внутренней
памяти программ и могут работать только с внешней памятью емкостью до 64
Кбайт.
С точки зрения программы, имеется только один вид памяти программ
объемом до 64 К. Тот факт, что в ряде микроконтроллеров он образуется
комбинацией двух областей, находящихся в микроконтроллере и вне его (в
соотношении 4 К + 60 К), для программ неощутим, поскольку процессор
автоматически выбирает байт из нужного массива в соответствии с его адресом.
Сигналом, стробирующим выборку и ввод байта из внешней памяти
программ в микроконтроллер является сигнал PSEN . Для микроконтроллера,
содержащих внутреннюю память программ, PSEN формируется только в том
случае, если адрес в счетчике команд превосходит максимальный адрес
внутренней памяти программ 0FFFH . То есть для выборок из внутренней памяти
программ сигнал PSEN не формируется.
Для микроконтроллера, не имеющих внутренней памяти программ, PSEN

формируется при любом обращении к памяти программ.


Если центральный процессор осуществляет доступ к внешней памяти
программ, сигнал PSEN вырабатывается дважды во время каждого машинного
цикла (исключение составляет команда MOVX) независимо от того, необходим
или нет выбираемый байт для текущей команды.

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
Отличительной особенностью микроконтроллеров семейства 80C51
является возможность работы как с внутренней, так и с внешней памятью
программ (см. рис.4.1). Микроконтроллеры этого семейства имеют вывод EA , с
помощью которого можно запретить работу внутренней памяти программ, для
чего необходимо подать на вывод EA напряжение логического "0". При этом
внутренняя память программ отключается и, начиная с нулевого адреса, все
обращения происходят к внешней памяти программ с формированием сигнала
PSEN . В случае, если EA =1, работают и внутренняя и внешняя память программ.
Для микроконтроллера, не имеющих внутренней памяти программ, для
нормальной работы всегда необходимо задавать EA =0.

Таким образом, доступ к внешней памяти программ осуществляется в двух


случаях:
1) при действии сигнала EA =0 независимо от адреса обращения;
2) в любом случае, если программный счетчик (PC) содержит число
большее, чем 0FFFH .

2.4. Подключение внешней памяти программ

2.4.1. Функциональная схема подключения


При обращениях к внешней памяти программ всегда формируется 16-
разрядный адрес, младший байт которого выдается через порт Р0, а старший –
через порт Р2. При этом байт адреса, выдаваемый через порт Р0, должен быть
зафиксирован во внешнем регистре по спаду сигнала ALE, т. к. в дальнейшем
линии порта Р0 используются в качестве шины данных, по которой байт из
внешней памяти программ вводится в микроконтроллер.
На рис. 4.2 показана функциональная схема включения микроконтроллера
80C51 с внешним ПЗУ программ. Порт Р0 работает как мультиплексированная
шина адрес/данные: выдает младший байт счетчика команд, а затем переходит в z-
состояние и ожидает прихода байта из ПЗУ программ. Когда младший байт адреса
находится на выходах порта Р0, сигнал ALE защелкивает его в адресном регистре

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
RG. Старший байт адреса находится на выходах порта Р2 в течение всего времени
обращения к ПЗУ. Сигнал PSEN разрешает выборку байта из ПЗУ, после чего
выбранный байт поступает на порт Р0 80C51 и вводится в микроконтроллер.

Рис.2.9. Функциональная схема подключения внешнего ПЗУ

2.4.2. Диаграммы работы с внешней памятью программ


На рис. 2.10 – 2.12 приведены диаграммы, показывающие формирование
соответствующих сигналов при работе микроконтроллера с внешней памятью
программ. Как видно из диаграмм, при работе с внешней памятью программ
сигнал PSEN формируется дважды в каждом машинном цикле независимо от
количества байт в команде. Если второй выбираемый байт в текущей команде не
используется, то он игнорируется микроконтроллером. В дальнейшем при
переходе к выполнению следующей команды этот байт будет введен вторично.

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
Рис.2.10 Циклы работы с внешней памятью программ
На рис.4.3 использованы обозначения:
PCL OUT – выдача младшего байта счетчика команд PC;
PCH OUT – выдача старшего байта счетчика команд PC;
D – периоды, в течение которых данные с P0 вводятся в микроконтроллер.

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
Рис.2.11. Циклы работы с внешней памятью программ без выполнения команды
MOVX

Рис.2.12. Циклы работы с внешней памятью программ с выполнением


команды MOVX

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
На рис.4.4 и 4.5 использованы обозначения:
PCL OUT – выдача младшего байта счетчика команд PC;
PСН OUT – выдача старшего байта счетчика команд PC;
DPH – старший байт регистра указателя данных DPTR, который
используется в качестве регистра косвенного адреса в командах MOVX A,@DPTR
и MOVX @DPTR,A;
Р2 SFR – защелки порта Р2;
INS IN – ввод байта инструкции из памяти программ;
ADDR OUT – выдача младшего байта адреса внешней памяти данных из
регистров R0, R1 или регистра DPL.
Задний фронт ALE стробирует адрес на порте Р0. В этот момент адрес
гарантированно установлен.
Если выполняется команда MOVX (см. рис. 4.5), два сигнала PSEN не
формируются, т. к. порт Р0 освобождается для адресации и обмена данными с
внешней памятью данных.
Когда микроконтроллер работает с внутренней памятью программ, PSEN не
формируется и адрес на портах Р0 и Р2 не выдается. Тем не менее, сигнал ALE
будет формироваться дважды в каждом машинном цикле всегда за исключением
случая команды MOVX (в этом случае один сигнал ALE пропускается). Таким
образом, в том случае, если не используются команды MOVX, сигнал ALE может
быть задействован в качестве выходного синхросигнала микроконтроллера.

2.4.3. Работа с внутренней и внешней памятью программ


Режим работы с внутренней памятью программ устанавливается заданием
высокого уровня напряжения на выводе EA . Выполнение программы,
хранящейся в памяти, начинается с команды, расположенной по адресу 00 H, так
как счетчик команд PC по сигналу "сброс" обнуляется.
В этом режиме порты P0 и P2 можно использовать как порты ввода-вывода,
так как адрес/данные памяти программ передаются по внутренней магистрали
микроконтроллера. Очевидно, что данный режим работы возможен только для

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
микроконтроллеров, имеющих внутреннюю память программ: КМ1816ВЕ751,
КР1816ВЕ51, КР1830ВЕ51.
При работе с внешней памятью программ выдача младших разрядов адреса
(А0...А7) осуществляется через порт Р0 (Р0.0...Р0.7). При этом адрес фиксируется
по сигналу ALE, а команды принимаются по сигналу PSEN . Старшие разряды
адреса A8...A15 выдаются через P2 (P2.0...P2.7).

2.5. Схемы подключения внешнего ПЗУ

2.5.1. Внешний регистр адреса


Микросхема КР580ИР82 – байтовый адресный регистр, предназначен для
связи микропроцессора с адресной шиной. Ее 8-разрядный D регистр-защелка
обладает повышенной нагрузочной способностью и благодаря наличию
управляемых выходных вентилей может находиться в третьем состоянии (z-
состоянии).

Рис.2.13 Условное графическое обозначение регистра КР580ИР82

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
Рис.2.14. Функциональная схема регистра КР580ИР82

Условное графическое обозначение микросхемы приведено на рис.4.6, ее


функциональная схема – на рис.4.7, а назначение выводов сведено в таблицу 4.1.
Таблица 2.5.
Назначение выводов БИС регистра КР580ИР82

Вывод Обозначение Тип вывода Функциональное


назначение
1–8 D0 – D7 Вход Информационная
шина
9 OE Вход Разрешение
передачи

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
(управление 3-м
состоянием)
10 0V – Общий
11 STB Вход Стробирующий
сигнал
12 – 19 Q7 – Q0 Выход Информационная
шина
20 UCC – Напряжение
питания +5V±5%

Микросхема КР580ИР82 состоит из восьми функционально одинаковых


блоков и схемы управления. Каждый блок содержит D-триггер-защелку и мощный
выходной вентиль без инверсии. При помощи схемы управления производится
стробирование записываемой информации и управление третьим состоянием
мощных выходных вентилей.
В зависимости от состояния стробирующего сигнала STB микросхемы
могут работать в двух режимах: в режиме шинного формирователя и в режиме
хранения информации.
При высоком уровне сигнала STB и низком сигнала OE микросхемы
работают в режиме шинного формирователя: информация на выходах Q
повторяется по отношению к входной информации D. При переходе сигнала STB
из состояния высокого уровня в состояние низкого уровня происходит
«защелкивание» передаваемой информации во внутреннем триггере, и она
сохраняется до тех пор, пока на входе STB присутствует напряжение низкого
уровня. В течение этого времени изменение информации на входах D не влияет на
состояние выходов Q. При переходе сигнала STB вновь в состояние высокого
уровня состояние выходов приводится в соответствие с информационными
входами D.
При переходе сигнала OE в состояние высокого уровня все выходы Q,
переходят в z-состояние независимо от входных сигналов STB и D. При
возвращении сигнала OE в состояние низкого уровня выходы Q переходят в
состояние, соответствующее внутренним триггерам.

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
При обращении к внешней памяти или устройству микроконтроллер в
начальный период цикла выполнения микрокоманды выдает на шину
адреса/данных младший байт адреса ячейки памяти или устройства, который
передается на шину адреса с помощью регистра КР580ИР82. В качестве
стробирующего сигнала используется сигнал ALE микроконтроллера. Разрешение
доступа к шине адреса и отключение от нее (переход выходов в z-состояние)
осуществляется путем заземления вывода OE регистра.

2.5.2 Внешнее ПЗУ


В качестве внешнего ПЗУ микроконтроллера, как правило, используют
микросхемы перепрограммируемых постоянных запоминающих устройств
(ППЗУ). Отличительной особенностью таких микросхем является их способность
к многократному перепрограммированию пользователем, что обеспечивает
гибкую смену программного обеспечения микроконтроллера при его отладке.
Наибольшее распространение с этой целью находят БИС ППЗУ К573РФ5 и
К573РФ6, применяемые в качестве перепрограммируемых постоянных
запоминающих устройств. Их основное достоинство – возможность
многократного перепрограммирования (до 100 раз) сочетается с удобством
стирания с помощью ультрафиолетового излучения.
Это свойство микросхем обеспечено применением элементов памяти,
представляющих собой МДП - транзистор с индуцированным каналом, имеющим
двухслойный диэлектрик под затвором. Если к затвору МДП - транзистора
относительно подложки приложить импульс амплитудой 20 – 40V, то под
действием сильного электрического поля электроны преодолевают тонкий
диэлектрический слой, однако не могут пройти через второй, толстый слой
диэлектрика. Заряд электронов, накопленный на границе раздела двух
диэлектрических слоев, уменьшает пороговое напряжение транзистора. Это
состояние элемента памяти соответствует логической “1”. Режим занесения
заряда под затвор называют режимом программирования.

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
Логическому “0” соответствует состояние МДП - транзистора без заряда
электронов на границе раздела диэлектриков. При этом передаточная
характеристика смещается в область высоких пороговых напряжений. Режим
вытеснения заряда из подзатворного диэлектрика называют режимом стирания.
Стирание заряда можно обеспечить двумя способами. В ППЗУ с
электрическим стиранием на затвор подают импульс напряжения отрицательной
полярности амплитудой 20 – 40V, вытесняющий электроны из слоя раздела в
подложку. В ППЗУ с ультрафиолетовым стиранием процесс восстановления
(стирания) осуществляется с помощью ультрафиолетового (УФ) излучения. При
длительном воздействии УФ - излучения заряд электронов с границы раздела
диэлектриков рассасывается в подложку в результате усиления теплового
движения за счет полученной энергии от источника УФ - излучения.
БИС К573РФ5 и К573РФ6 относятся к группе ППЗУ с записью
электрическими импульсами и стиранием УФ - излучением. Эти микросхемы
имеют организацию 2K  8 бит и 8K  8 бит соответственно. По внешним
сигналам они совместимы с ТТЛ - микросхемами, что наряду с байтовой
организацией обуславливает их широкое применение в различных
микропроцессорных устройствах.
Условное графическое обозначение микросхем приведено на рис.4.8 и
рис.4.9, а назначение выводов БИС К573РФ5 и К573РФ6 сведено в таблицы 4.2 и
4.3 соответственно.

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
Рис.2.15. Условное графическое обозначение ППЗУ К573РФ5

Рис.2.16. Условное графическое обозначение ППЗУ К573РФ6

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
Таблица 2.6
Назначение выводов ППЗУ К573РФ5

Вывод Обозначение Тип вывода Функциональное


назначение
8 – 1, A0 – A12 Вход Адрес ячейки
23 – 19 памяти
9 – 11, D0 – D7 Выход Выходные данные
13 – 17
18 CS Вход Выбор
микросхемы
20 OE Вход Разрешение
выдачи
информации
21 UPR – Напряжение
программирования
12 0V – Общий
24 UCC – Напряжение
питания +5V±5%

Таблица 2.7.
Назначение выводов ППЗУ К573РФ6

Вывод Обозначение Тип вывода Функциональное


назначение
10 – 3, A0 – A12 Вход Адрес ячейки
25,24,21,23,2 памяти
11 – 13, D0 – D7 Выход Выходные данные
15 – 19
20 CS Вход Выбор микросхемы
22 OE Вход Разрешение выдачи
информации
27 PR Вход Разрешение на
запись
(программирование)
1 UPR – Напряжение
программирования
14 0V – Общий
28 UCC – Напряжение
питания +5V±5%

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
При чтении из ППЗУ после фиксирования адреса искомой ячейки во
входном регистре БИС ее выходы D0 – D7 переходят в третье состояние, а
считанный из ячейки байт данных размещается во внутреннем выходном
регистре. На выходах ППЗУ D0 – D7 он появится при активном сигнале OE ,
разрешающем выдачу считанного байта в магистраль (шину) данных.

2.5.3 Схемы подключения внешней памяти программ


На рис.4.10 и рис.4.11 представлены схемы подключения внешней памяти
программ с использованием адресного регистра КР580ИР82 и БИС ППЗУ
К573РФ5 и К573РФ6.

Рис.2.15. Схема подключения внешнего 2K ППЗУ типа К573РФ5

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
Рис.2.16. Схема подключения внешнего 8K ППЗУ типа К573РФ6

Выводы P3.6 и P3.7 микроконтроллера в схемах на рис.4.10 и 4.11 имеют


альтернативное значение: P3.6 – WR , а P3.7 – RD .

Схемы подключения внешнего ППЗУ на рис.4.10 и рис.4.11 обеспечивает


адресацию 2K и 8K байт данных соответственно. Для этого первая использует 11-
ти разрядную шину адреса, а вторая – 13-ти разрядную шину.
Младшие разряды (A0 – A7) адреса ячейки данных выдаются
микроконтроллером через порт P0. Поскольку порт P0 используется также для
ввода данных в микроконтроллер, шина адреса/данных демультиплексируется –
младший байт адреса фиксируется в регистре-защелке КР580ИР82 по сигналу
ALE микроконтроллера, стробирующего вход STB регистра.

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
Старшие разряды адреса (A8 – A10) для К573РФ5 и (A8 – A12) для
К573РФ6 вырабатываются портом P2 микроконтроллера и не нуждаются в
запоминании во внешнем регистре.
Таким образом, на адресные входы ППЗУ (A0 – A10 для К573РФ5 и A0 –
A12 для К573РФ6) поступает младший байт адреса, зафиксированный в регистре
КР580ИР82, и старшие разряды адреса, зафиксированные в порте P2
микроконтроллера.
Данные, выбранные из ячейки по этому адресу, поступают на выход ППЗУ
по сигналу PSEN микроконтроллера, выводящего выходные буферы БИС ППЗУ из
третьего состояния.
Байт данных, выставленный ППЗУ на шину адреса/данных, вводится в
микроконтроллер через порт P0.

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
2.6. Подключение внешнего оперативного запоминающего устройства

2.6.1. Организация памяти данных

Память данных предназначена для приема, хранения и выдачи


информации, используемой в процессе выполнения программы.
Микроконтроллеры семейства 80C51 имеют два адресных пространства
памяти данных функционально и логически разделенных за счет разницы в
механизмах адресации и сигналах управления:
– внутренняя память данных;
– внешняя память данных.
Структура адресного пространства памяти данных микроконтроллера
показана на рис. 2.17. Слева приведены адреса соответствующих областей
памяти.

Рис.2.17 Пространство памяти данных микроконтроллера

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
Внутренняя память данных микроконтроллера состоит из двух областей:
128 байт оперативной памяти (ОЗУ) с адресами 0 – 7FH и области регистров
специальных функций, занимающей адреса 80 H – FFH. Распределение
пространства внутренней памяти данных показано на рис. 5.1. Физически
внутреннее ОЗУ данных и область регистров специальных функций являются
отдельными устройствами.
Все ячейки внутреннего ОЗУ данных могут адресоваться с
использованием прямой и косвенной адресации (режимы адресации приведены
в описании системы команд микроконтроллера [1]). Кроме того, внутреннее
ОЗУ данных имеет следующие особенности.
Младшие 32 байта внутреннего ОЗУ данных сгруппированы в 4 банка по 8
регистров в каждом (БАНК0 – БАНКЗ). Команды программы могут обращаться к
регистрам, используя их имена R0 – R7. Два бита PSW (указатели банка рабочих
регистров RS0 и RS1) определяют, с регистрами какого банка производятся
манипуляции. Наличие такого механизма работы с ячейками ОЗУ позволяет
экономить память программ, т. к. команды, работающие с регистрами R0 – R7,
короче команд, использующих прямую адресацию.
Следующие после банков регистров внутреннего ОЗУ данных 16 байт
(адреса 20H – 2FH) образуют область ячеек, к которым возможна побитовая
адресация. Набор команд микроконтроллера содержит значительное количество
инструкций, позволяющих работать с отдельными битами, используя при этом
прямую адресацию. Эти 128 бит, составляющих рассматриваемую область
внутренней ОЗУ данных, имеют адреса 00H – 7FH и предназначены для работы с
такими инструкциями.
Область регистров специальных функций содержит защелки портов,
регистры таймеров/счетчиков, регистры управления и т.п. Эти регистры
допускают только прямую адресацию. Двенадцать байт в области регистров
специальных функций допускают как байтовую, так и побитовую адресацию.
Побитовую адресацию допускают те регистры специальных функций, чей адрес

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
заканчивается 000В. Биты в рассматриваемой области регистров специальных
функций имеют адреса 80H – F7H.
Организации работы нижних 128 байт встроенной памяти
микроконтроллера выполнена следующим образом.
Память данных, расположенная на кристалле микроконтроллера, состоит
из регистра адреса ОЗУ, дешифратора, собственно ОЗУ и указателя стека.
Регистр адреса ОЗУ предназначен для приема и хранения адреса
выбираемой с помощью дешифратора ячейки памяти, которая может содержать
как бит, так и байт информации.
ОЗУ представляет собой 128 восьмиразрядных регистров, предназначенных
для приема, хранения и выдачи различной информации.
Указатель стека представляет собой восьмиразрядный регистр ,
предназначенный для приема и хранения адреса ячейки стека, к которой было
последнее обращение. При выполнении команд LCALL, ACALL содержимое
указателя стека увеличивается на 2. При выполнении команд RET, RETI
содержимое указателя стека уменьшается на 2. При выполнении команды PUSH
direct содержимое указателя стека увеличивается на 1. При выполнении
команды POP direct содержимое указателя стека уменьшается на 1. После
сброса в указателе стека устанавливается адрес 07 H, что соответствует началу
стека с адресом 08H.
Обращение к внутреннему ОЗУ данных всегда осуществляется с
использованием 8-разрядного адреса. При включении питания содержимое ОЗУ
будет иметь случайное значение.

2.7. Подключение внешней памяти данных

2.7.1. Функциональная схема подключения


В микроконтроллере предусмотрена возможность расширения памяти
данных до 64 Кбайт. Внешняя память данных формируется дополнительными
микросхемами памяти, подключаемыми к микроконтроллеру, и может иметь

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
емкость до 64 Кбайт. Пространства внутренней и внешней памяти данных не
пересекаются, т.к. доступ к ним осуществляется с помощью разных команд. Для
работы с внешней памятью данных существуют специальные команды MOVX,
которые не влияют на внутреннюю память данных микроконтроллера.
Таким образом, в системе могут одновременно присутствовать внутренняя
память данных с адресами 00 H – FF H и внешняя память данных с адресами 0000 H
– FFFF H . Обращение к ячейкам внешней памяти данных осуществляется только с
использованием косвенной адресации по регистрам R0 и R1 активного банка
регистров внутреннего ОЗУ (команды типа MOV @Ri) или по регистру
специальных функций DPTR (команды типа MOV @DPTR). Соответственно в
первом случае будет формироваться 8-разрядный, а во втором случае 16-
разрядный адреса внешней памяти данных.
При обращениях к внешней памяти данных адрес выводится через порт P0
(младший байт) и порт P2 (старший байт) микроконтроллера. Обмен байтом
данных (запись и чтение) производится через порт P0 микроконтроллера, т. е. порт
P0 используется как шина адреса/данных в режиме мультиплексирования.
Считывание данных из внешней памяти данных в микроконтроллер
производится с помощью выходного сигнала RD , а запись данных из
микроконтроллера во внешнюю память данных с помощью выходного сигнала
WR .
Каждый тип внешней памяти (память программ, память данных) может
быть добавлен независимо от другого и каждый использует те же адреса и шины
данных, но различные сигналы управления.
Таким образом, в микроконтроллере предусмотрена возможность
расширения памяти данных путем подключения внешних устройств емкостью до
64 Кбайт. При этом обращение к внешней памяти данных возможно только с
помощью команд MOVX.
Команды MOVX @Ri,A и MOVX A,@Ri формируют восьмиразрядный
адрес, выдаваемый через порт P0. Команды MOVX @DPTR,A и MOVX @A,DPTR

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
формируют 16-разрядный адрес, младший байт которого выдается через порт P0,
а старший – через порт P2.
Байт адреса, выдаваемый через порт P0, должен быть зафиксирован во
внешнем регистре по спаду сигнала ALE, т. к. в дальнейшем линии порта P0
используются как шина данных, через которую байт данных принимается из
памяти при чтении или выдается в память данных при записи. При этом чтение
стробируется сигналом микроконтроллера RD , а запись – сигналом
микроконтроллера WR . При работе с внутренней памятью данных сигналы RD и
WR не формируются.

Рис.2.18. Страничная организация внешней памяти данных

На рис.2.18 представлена функциональная схема страничной организации


внешней памяти данных. Приведенная схема позволяет работать с памятью
данных емкостью 2 Кбайт, используя команды типа MOVX @Ri. Порт P0 при этом
работает как мультиплексированная шина адрес/данные, а три линии порта P2
адресуют страницы внешнего ОЗУ. Остальные 5 линий порта P2 могут
использоваться в качестве линий ввода/вывода.

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
Аналогичным образом может быть выполнена внешняя память данных
емкостью до 64 Кбайт.

2.7.2. Диаграммы работы с внешней памятью данных


На рис.5.3 и 5.4 соответственно приведены временные диаграммы циклов
чтения и записи при работе микроконтроллера с внешней памятью данных.

Рис.2.18. Цикл чтения из внешней памяти данных

На рис2.18 использованы обозначения:

PCL OUT – выдача младшего байта счетчика команд PC;


РСН – старший байт счетчика команд PC;
DPL, DPH – соответственно младший и старший байты регистра указателя
данных DPTR, который используется в качестве регистра косвенного адреса в
командах MOVX A,@DPTR и MOVX @DPTR,A;
Р2 SFR – защелки порта Р2;
RI – регистры R0 и R1, которые используются в качестве регистров
косвенного адреса в командах MOVX A,@RI и MOVX @RI,A;
Z – высокоимпедансное состояние;
D – период, в течение которого данные с Р0 вводятся в микроконтроллер.
Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
Рис.2.19. Цикл записи во внешнюю память данных

На рис 2.19 использованы обозначения:


PCL OUT – выдача младшего байта счетчика команд PC;
РСН – старший байт счетчика команд PC;
DPL, DPH – соответственно младший и старший байты регистра указателя
данных DPTR, который используется в качестве регистра косвенного адреса в
командах MOVX A,@DPTR и MOVX @DPTR, A;
Р2 SFR – защелки порта Р2;
RI – регистры R0 и R1, которые используются в качестве регистров
косвенного адреса в командах MOVX A,@RI и MOVX @RI,A.

2.7.3. Работа с внутренней и внешней памятью данных


При работе с внутренней памятью данных доступ к внутреннему ОЗУ (128
байт) осуществляется при помощи команд, имеющих операнды типа direct, Rn,
@Ri (кроме МОVX).
При подключении внешнего ОЗУ емкостью до 256 байт обмен данными
между ОЗУ и микроконтроллером осуществляется через двунаправленный порт
Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
P0 с помощью команд MOVX @Ri,A и MOVX A,@Ri. Для работы с внешним
ОЗУ объемом свыше 256 байт (до 64 Кбайт) используются команды MOVX
A,@DPTR и MOVX @DPTR,A. При этом выдача младших разрядов адреса (A0 …
A7) и обмен данными осуществляются через порт P0 (Р0.0 ... Р0.7). Старшие
разряды адреса А8 ... А15 выдаются через порт P2 (P2.0 ... P2.7). При этом адрес
А7. . .А0 фиксируется по спаду сигнала ALE, а прием и выдача данных
стробируются сигналами RD и WR .

2.8. Схема подключения внешнего ОЗУ

2.8.1. Внешний регистр адреса


Как указывалось в п.5.2, расширение памяти данных микроконтроллера до
64 Кбайт достигается путем подключения внешних устройств памяти. При этом
обращение к внешней памяти данных возможно только с помощью команд
MOVX. Команды MOVX формируют либо восьмиразрядный адрес, выдаваемый
через порт P0, либо 16-разрядный адрес, младший байт которого выдается через
порт P0, а старший – через порт P2.
Байт адреса, выдаваемый через порт P0, должен быть зафиксирован во
внешнем регистре по спаду сигнала ALE, т. к. в дальнейшем линии порта P0
используются как шина данных, через которую байт данных принимается из
памяти при чтении или выдается в память данных при записи.
В качестве внешнего регистра, предназначенного для запоминания
младшего байта адреса ячейки памяти, обычно используют регистр типа
КР580ИР82.
Микросхема КР580ИР82 – байтовый адресный регистр, предназначен для
связи микропроцессора с адресной шиной. Ее 8-разрядный D регистр-защелка
обладает повышенной нагрузочной способностью и благодаря наличию
управляемых выходных вентилей может находиться в третьем состоянии (z-
состоянии).

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
Его применение аналогично внешнему регистру адреса внешнего ПЗУ,
описанному в п.4.3.1. Подробное описание регистра, его условное графическое
обозначение и функциональная схема приведены в п.4.3.1 и представлены на
рис.4.6 и 4.7.

2.8.2. Внешнее ОЗУ


В качестве внешней памяти данных микроконтроллера, как правило,
используют микросхемы статических ОЗУ с байтовой организацией.
В таких микросхемах в качестве элемента памяти применяют статические
триггеры (регистры) на биполярных или МДП-транзисторах. Как известно,
статический триггер (регистр) способен при наличии напряжения питания
сохранять свое состояние неограниченное время. Именно это свойство и
обусловило их широкое применение при проектировании относительно простых
схем радиоэлектроники на микроконтроллерах серии 80С51.
В микросхемах динамических ОЗУ элементы памяти выполнены на основе
микроконденсаторов, сформированных внутри полупроводникового кристалла.
Такие элементы памяти не могут долгое время сохранять свое состояние,
определяемое наличием или отсутствием заряда в микроконденсаторе, и поэтому
нуждаются в периодической регенерации. Микросхемы динамических ОЗУ
отличаются от статических ОЗУ большей информационной емкостью. Однако,
динамические ОЗУ сложнее в применении, поскольку нуждаются в организации
регенерации, и в дополнительном оборудовании, и в усложнении устройств
управления. Как следствие, подобные микросхемы не получили широкого
распространения при разработке схем на микроконтроллерах серии 80С51 и в
данном пособии не рассматриваются.
Перечень отечественных и импортных микросхем статических ОЗУ
достаточно разнообразен, чтобы удовлетворить широкий круг требований при
разработке разнообразных схем радиоэлектроники. Он включает в себя не только
серии наиболее быстродействующих микросхем памяти, выполненных по
технологиям ЭСЛ (К500, К1500), n-МДП (К132), ТТЛ (К555), но и серии КМДП-

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
микросхем со сравнительно небольшим быстродействием, но существенно
меньшим уровнем потребляемой мощности (К537, К581, К561, К176). Эта
особенность КМДП-микросхем обуславливает их перспективность для
применения в устройствах с существенно ограниченным энергоресурсом, а также
для построения энергонезависимых ОЗУ.
Среди статических микросхем памяти наиболее развитым функциональным
составом обладает серия КМДП-микросхем К537.
Функциональный ряд серии включает более 15 типов микросхем,
отличающихся информационной емкостью (от 1К до 16К), организацией
(одноразрядная и байтовая), быстродействием (более чем в 5 раз), уровнем
потребляемой мощности.
Общими свойствами микросхем серии К537 являются: единое напряжение
питания 5В, ТТЛ-уровни входных и выходных сигналов, выход с тремя
состояниями, высокая помехоустойчивость, допустимая значительная емкость
нагрузки (200 пФ и более), небольшое энергопотребление, причем при хранении
почти на три порядка меньше, чем при обращении, способность сохранять
записанную информацию при пониженном до 2...3 В напряжении питания.
Эту способность КМДП-микросхем всех серий широко используют
для придания устройствам памяти свойства энергонезависимости, т. е.
свойства сохранять информацию при сбоях и отключении питания. С этой целью
в блоке статического ОЗУ к выводам питания микросхем через ключ, например
полупроводниковый диод, подключают низковольтный буферный источник
питания с напряжением 2...3 В. При нормальном режиме питания диод закрыт, а
при выключении основного питания диод открывается и подключает к
микросхемам буферный источник напряжения. В это время следует обеспечить
изоляцию накопителя по информационным цепям запрещающим значением
уровня на входе CS , чтобы не повредить хранящуюся информацию.
Некоторые микросхемы статических ОЗУ зарубежного производства
снабжены встроенными в корпус гальваническими элементами, как, например,
микросхема MK48Z02 (информационная емкость 2K  8 бит) с двумя литиевыми

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
элементами. В этой микросхеме на одном с ОЗУ полупроводниковом кристалле
изготовлены устройство индикации уровня напряжения питания и устройство
переключения питания на резервное. Расчетное время сохранения информации в
аварийном режиме составляет десятки лет. Известны разработки таких же
микросхем памяти с емкостью 8К и 32К.
В устройствах памяти на микросхемах серии К537 для снижения
потребляемой мощности следует предусмотреть возможность автоматического
переключения питания микросхем в режиме хранения с основного источника 5В
на маломощный буферный источник напряжения, который обеспечивает питание
только микросхем ОЗУ на уровне, достаточном для сохранения информации. Так,
для микросхемы КР537РУ8 допускается снижать напряжение до 3В, а для
микросхемы К537РУ9 – до 3,3В.
Организация внешнего ОЗУ микропроцессорной системы существенно
упрощается при применении микросхем памяти со словарной организацией. В
серии К537 микросхемы этого типа представлены тремя БИС КР537РУ8, К537РУ9
и КР537РУ10, имеющих байтовую организацию.
Эти микросхемы имеют организацию 2K  8 бит. По внешним сигналам они
совместимы с ТТЛ-микросхемами, что наряду с байтовой организацией
обуславливает их широкое применение в различных микропроцессорных
устройствах.
Условное графическое обозначение микросхем КР537РУ8, К537РУ9 и
КР537РУ10 приведено на рис.2.20 и рис.2.21, а назначение выводов БИС сведено
в таблицы 2.8 и 2.9.

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
Рис.2.20. Условное графическое обозначение ОЗУ КР537РУ8 и К537РУ9

Рис.2.21. Условное графическое обозначение ОЗУ КР537РУ10

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
Таблица 2.8.
Назначение выводов ОЗУ КР537РУ8 и К537РУ9
Вывод Обозначение Тип вывода Функциональное
назначение
8 – 1, A0 – A10 Вход Адрес ячейки
23 – 19 памяти
9 – 11, DIO0 – DIO7 Вход / Выход Входные /
13 – 17 выходные данные
18 CS Вход Выбор
микросхемы
20 OE Вход Разрешение
выдачи
информации
21 W R Вход Выбор
записи / чтения
12 0V – Общий
24 UCC – Напряжение
питания +5V±5%

Таблица 2.9.
Назначение выводов ОЗУ КР537РУ10
Вывод Обозначение Тип вывода Функциональное
назначение
1 – 8, A0 – A10 Вход Адрес ячейки
19, 22, 23 памяти
9 – 11, DIO0 – DIO7 Вход / Выход Входные /
13 – 17 выходные данные
18 CS Вход Выбор
микросхемы
20 OE Вход Разрешение
выдачи
информации
21 W R Вход Выбор
записи / чтения
12 0V – Общий
24 UCC – Напряжение
питания +5V±5%
Для обращения к БИС для записи или считывания одного байта информации
необходимо подать разрешающий обращение сигнал CS с нулевым уровнем и
сигнал W R с соответствующим режиму уровнем: при записи – 0, при
Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
считывании – 1. Особенностью микросхем является наличие сигнала OE

разрешения выдачи информации при наличии сигнала CS .

Значения сигналов микросхем ОЗУ, обеспечивающих их работу в том или


ином режиме, приведены в таблице 2.10.
Таблица 2.10.
Управление работой БИС ОЗУ КР537РУ8, К537РУ9, КР537РУ10
CS OE W R A0 – A10 DIO0 – DIO7
Режим работы
1 X X X ZХранение
0 X 0 A 0Запись 0
0 X 0 A 1Запись 1
0 1 1 A Z
Чтение без
выдачи
0 0 1 A D0 – D7 Считывание
В табл.2.10 использованы следующие обозначения: x – произвольное
состояние; A – адрес; z – состояние с высоким выходным импедансом.
В любом режиме вход и выход развязаны, то есть не могут влиять на
состояние друг друга. Это возможно, так как выходы микросхем могут находиться
в третьем состоянии (z-состоянии).
Учитывая эту особенность (наличие сигнала OE разрешения), при
построении ОЗУ микропроцессорных систем можно объединять вход и выход
микросхем и подключать их к общей информационной шине, по которой
информация подается к микросхеме памяти и выводится из нее.
Сравнение динамических параметров рассматриваемых микросхем серии
К537 показывает, что в этой серии наибольшим быстродействием обладают
микросхема КР537РУ10. Все микросхем КР537РУ8, К537РУ9 и КР537РУ10
являются тактируемыми: в режимах записи и считывания необходимо сигнал CS

подавать импульсом, а сигнал W R может иметь форму уровня напряжения или


импульса. В режиме считывания информация на выходе появляется спустя
некоторое время задержки после отрицательного перепада сигнала CS .

Микросхемы КР537РУ8 и КР537РУ10 имеют дополнительный


управляющий сигнал OE (разрешение по выходу): при подаче этого сигнала
одновременно с сигналом CS отсчет времени появления сигнала ведется от

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
отрицательного перепада сигнала OE = CS . Существует возможность
стробирования выходной информации сигналом OE , подаваемым с некоторой
задержкой относительно сигнала CS . В этом случае при OE = 1, т.е. до момента
подачи этого сигнала, выходы находятся в третьем состоянии даже при CS =0
(см. табл. 2.10). Только в момент поступления сигнала OE выходы переходят в
функциональное состояние: спустя некоторое время задержки на выходах
появится считываемая информация.

2.8.3. Схема подключения внешней памяти данных

На рис.5.7 представлена схема подключения внешней памяти данных с


использованием адресного регистра КР580ИР82 и БИС ОЗУ КР537РУ8.

Рис.2.22. Схема подключения внешнего ППЗУ типа КР537РУ8

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
В схеме на рис.2.22 полагается, что работа микроконтроллера
осуществляется от внутренней памяти программ – EA = 1, а выводы P3.6 и P3.7
микроконтроллера имеют альтернативное значение: P3.6 – WR , а P3.7 – RD .

Схема подключения внешнего ОЗУ на рис.5.7 обеспечивает адресацию 2K


байт данных. Для этого она использует 11-ти разрядную шину адреса.
Младшие разряды (A0 – A7) адреса ячейки данных выдаются
микроконтроллером через порт P0. Поскольку порт P0 используется также для
ввода данных в микроконтроллер, шина адреса/данных демультиплексируется –
младший байт адреса фиксируется в регистре-защелке КР580ИР82 по сигналу
ALE микроконтроллера, стробирующего вход STB регистра.
Старшие разряды адреса (A8 – A10) для КР537РУ8 вырабатываются портом
P2 микроконтроллера и не нуждаются в запоминании во внешнем регистре.
Таким образом, на адресные входы ОЗУ (A0 – A10) поступает младший байт
адреса, зафиксированный в регистре КР580ИР82, и старшие разряды адреса,
зафиксированные в порте P2 микроконтроллера.
Рассмотрим запись байта информации в ОЗУ КР537РУ8. В этом случае CS

= 0 и OE = 1, т.е. выходы микросхемы находятся в третьем состоянии и не


мешают передачи информации от микроконтроллера в ОЗУ. Вход чтения / записи
W R находится в состоянии чтения ( W R = 1).
Запись байта информации в БИС ОЗУ производится следующим образом:
– на входах А0 – А10 микросхемы КР537РУ8, как описано выше,
устанавливается адрес необходимой ячейки;
– записываемый байт выводится микроконтроллером через порт Р0 на
выводы DIO0 – DIO7 микросхемы КР537РУ8;
– микроконтроллером формируется сигнал записи информации в ОЗУ –
W R = 0.
Чтение байта информации из БИС ОЗУ производится аналогично. Как и при
записи, исходное состояние для КР537РУ8: CS =0и OE = 1, т.е. выводы DIO
микросхемы находятся в третьем состоянии. Вход чтения / записи W R находится
в состоянии чтения ( W R = 1).

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
Чтение байта информации из БИС ОЗУ производится следующим
образом:
– на входах А0 – А10 микросхемы КР537РУ8, как описано выше,
устанавливается адрес необходимой ячейки;
– микроконтроллером подается сигнал сигнала OE = 0 разрешения выдачи
информации из ОЗУ, при этом выводы DIO КР537РУ8 выводятся из третьего
состояния;
– байт данных, выставленный ОЗУ КР537РУ8 на шину данных (выводы
DIO0 – DIO7), вводится в микроконтроллер через порт P0.
Таким образом, в схеме на рис. 5.7 управление записью/чтением
информации осуществляется путем использования только двух ее входов: W R –
управление направления передачи информации и OE – управление третьим
состоянием выводов ОЗУ. Чтение производится по сигналу OE = 0 , а запись в
ОЗУ – W R = 0. Сама БИС всегда находится в выбранном состоянии: CS = 0.

3. Исследование Микропроцессорной системы

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
3.1. Исследование работы микроконтроллера с RAM и портами
ввода/вывода данных

Лабораторнаяработа№1
Изучение работы RAM
Цель работы: Изучение работы RAM
На рис.3.1 представлена схема подключения внешней памяти данных с
использованием адресного регистра КР580ИР82 и БИС ОЗУ КР537РУ8.

Рис.3.1. Схема подключения внешнего ППЗУ типа КР537РУ8


В схеме на рис.5.7 полагается, что работа микроконтроллера осуществляется от
внутренней памяти программ – EA = 1, а выводы P3.6 и P3.7 микроконтроллера
имеют альтернативное значение: P3.6 – WR , а P3.7 – RD .

Схема подключения внешнего ОЗУ на рис.5.7 обеспечивает адресацию 2K байт


данных. Для этого она использует 11-ти разрядную шину адреса.

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
Младшие разряды (A0 – A7) адреса ячейки данных выдаются микроконтроллером
через порт P0. Поскольку порт P0 используется также для ввода данных в
микроконтроллер, шина адреса/данных демультиплексируется – младший байт
адреса фиксируется в регистре-защелке КР580ИР82 по сигналу ALE
микроконтроллера, стробирующего вход STB регистра.
Старшие разряды адреса (A8 – A10) для КР537РУ8 вырабатываются портом P2
микроконтроллера и не нуждаются в запоминании во внешнем регистре.
Таким образом, на адресные входы ОЗУ (A0 – A10) поступает младший байт
адреса, зафиксированный в регистре КР580ИР82, и старшие разряды адреса,
зафиксированные в порте P2 микроконтроллера.
Рассмотрим запись байта информации в ОЗУ КР537РУ8. В этом случае CS =0и
OE = 1, т.е. выходы микросхемы находятся в третьем состоянии и не мешают
передачи информации от микроконтроллера в ОЗУ. Вход чтения / записи W R

находится в состоянии чтения ( W R = 1).


Запись байта информации в БИС ОЗУ производится следующим образом:
– на входах А0 – А10 микросхемы КР537РУ8, как описано выше, устанавливается
адрес необходимой ячейки;
– записываемый байт выводится микроконтроллером через порт Р0 на выводы
DIO0 – DIO7 микросхемы КР537РУ8;
– микроконтроллером формируется сигнал записи информации в ОЗУ – W R =
0.
Чтение байта информации из БИС ОЗУ производится аналогично. Как и при
записи, исходное состояние для КР537РУ8: CS =0и OE = 1, т.е. выводы DIO
микросхемы находятся в третьем состоянии. Вход чтения / записи W R находится
в состоянии чтения ( W R = 1).
Чтение байта информации из БИС ОЗУ производится следующим
образом:
– на входах А0 – А10 микросхемы КР537РУ8, как описано выше, устанавливается
адрес необходимой ячейки;

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
– микроконтроллером подается сигнал сигнала OE = 0 разрешения выдачи
информации из ОЗУ, при этом выводы DIO КР537РУ8 выводятся из третьего
состояния;
– байт данных, выставленный ОЗУ КР537РУ8 на шину данных (выводы DIO0 –
DIO7), вводится в микроконтроллер через порт P0.
Таким образом, в схеме на рис. 5.7 управление записью/чтением информации
осуществляется путем использования только двух ее входов: W R –
управление направления передачи информации и OE – управление третьим
состоянием выводов ОЗУ. Чтение производится по сигналу OE = 0 , а запись
в ОЗУ – W R = 0. Сама БИС всегда находится в выбранном состоянии: CS

= 0.

3.1.1 Пояснения к работе:

Задание на выполнение лабораторной работы

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
Приступая к выполнению данной лабораторной работы необходимо запустить

программу Multisim10. После запуска она будет выглядеть следующим образом

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
Для работы необходимо загрузить схему исследования. Нажать кнопку
откроется окно Sample далее выбираем MCU Sample Circuits - 805x Samples -
RAMController

Появится схема, имеющая следующий вид:

Масштаб можно менять, путём прокрутки колёсика мышки


Чтобы приступить к работе, необходимо нажать на старт

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
В данной схеме вместо контроллера 8051 использован контроллер 8052, который
по характеристикам схож с 8051, также в этой схеме исключён регистр, поэтому
адрес ячеек, куда записываются данные, отправляется непосредственно сразу в
RAM. Контроллер формирует сигнал записи и сразу после этого в ячейку RAM с
этим адресом контроллер отправляет данные на запись.

Такой же алгоритм работы и при чтении данных из ОЗУ, контроллер отправляет в


RAM адрес ячейки и формирует сигнал чтения. После чего происходить
считывание контроллером данных из ОЗУ. В данной схеме применены дисплеи
для отображения адреса и данных, при записи и чтении. Также вы можете
просмотреть код микроконтроллера. Эта программа представляет собой язык для
микроконтроллера 8051, то есть вид асамблера. Асамблеры для разных
микроконтроллеров различны, но у 8051 и 8052 асамблеры схожи по командам, с
небольшим исключением, в асамблере для 8052, для того чтобы получить доступ к
внешней памяти нужно напрямую отправить запрос с помощью одной команды на
внешнее устройство:
Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
(MOV P.0 ,#1AH, где P.0 – порт вывода микроконтроллера, ,#1AH – адрес ячейки)

VCC
BUS1
5V
BUS2 BUS1
U2
40 38 U1
P1B0T2 VCC 10 11
41 P1B1T2EX P0B0AD0 37 A0 DQ0
42 36 9 A1 DQ1 12
P1B2 P0B1AD1 8 13
43 P1B3 P0B2AD2 35 A2 DQ2
44 34 7 A3 DQ3 15
P1B4 P0B3AD3 6 16
1 P1B5MOSI P0B4AD4 33 A4 DQ4
2 32 5 A5 DQ5 17
P1B6MISO P0B5AD5 4 18
3 P1B7SCK P0B6AD6 31 A6 DQ6
4 30 3 A7 DQ7 19
RST P0B7AD7 25
5 P3B0RXD EAVPP 29 A8
7 27 24 A9
P3B1TXD ALEPROG 21
8 P3B2INT0 PSEN 26 A10
9 25 23 A11
P3B3INT1 P2B7A15 2
10 P3B4T0 P2B6A14 24 A12
11 P3B5T1 P2B5A13 23
12 22 27 W
P3B6WR P2B4A12
13 P3B7RD P2B3A11 21
14 20 22 G
XTAL2 P2B2A10 20
15 XTAL1 P2B1A9 19 E1
16 18 26 E2
GND P2B0A8
8052 HM1-65642-883
GND

BUS2 XLA1
Address Data 1

F
C Q T

BUS2
BUS1

WRITING READING
$MOD52 ; This includes 8052 definitions for the metalink assembler
W equ P2.1 ;Write Enable (active low)
G equ P2.0 ;Output Enable (active low)
E2 equ P2.2 ; Enable/disable the RAM chip
READ equ P2.3
WRITE equ P2.4
ADDR equ P0 ;Address lines
IO equ P1 ;IO lines
MOV ADDR,#0FFH
MOV IO,#0FFH
CLR E2
SETB G
CLR W
CLR READ
CLR WRITE
; WRITE VALUE 55H INTO ADDRESS 1AH
MOV ADDR,#1AH
MOV IO,#55H
SETB E2
SETB WRITE
CLR READ
CALL DELAY
CLR E2
CLR WRITE
CLR READ
CALL DELAY
; WRITE VALUE 22H INTO ADDRESS 1BH
MOV ADDR,#1BH
MOV IO,#22H
SETB E2
SETB WRITE
CLR READ
CALL DELAY
CLR E2
CLR WRITE

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
CLR READ
CALL DELAY

; WRITE VALUE 89H INTO ADDRESS 1CH


MOV ADDR,#1CH
MOV IO,#89H
SETB E2
SETB WRITE
CLR READ
CALL DELAY
CLR E2
CLR WRITE
CLR READ
CALL DELAY

MOV ADDR,#0FFH
MOV IO,#0FFH
; READ THE VALUE 55H FROM ADDRESS 1AH
SETB W
CLR G
MOV ADDR,#1AH
SETB E2
SETB READ
CLR WRITE
CALL DELAY
CLR E2
CLR READ
CLR WRITE
CALL DELAY ; READ THE VALUE 89H FROM ADDRESS 1CH
SETB W
CLR G
MOV ADDR,#1CH
SETB E2
SETB READ
CLR WRITE
CALL DELAY
CLR E2
CLR READ
CLR WRITE
CALL DELAY
; READ THE VALUE 22H FROM ADDRESS 1BH
SETB W
CLR G
MOV ADDR,#1BH
SETB E2
SETB READ
CLR WRITE
CALL DELAY
CLR E2
CLR READ
CLR WRITE
CALL DELAY
JMP $
DELAY:MOV A,#01H
LOOP:MOV R0,#0FFH
DJNZ R0,$
DEC A
JNZ LOOP
RET
HALT: JMP $
END

СИСТЕМА КОМАНД МИКРОКОНТРОЛЛЕРА 80С51

Мнемоника Описание функционального назначения

Rn Регистр R7 – R0 выбранного в данный момент банка регистров (Register Bank).


direct 8 – битный адрес данных, размещенных внутри микроконтроллера.
Это может быть адрес ячейки внутреннего ОЗУ (0 – 127) или регистр специального назначения

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
из области SFR, то есть порт ввода / вывода, регистр управления, регистр статуса, и т.д.(128–
255).
@Ri 8 – битный адрес ячейки внутреннего ОЗУ (0 – 255), адресуемый косвенно через регистры R1
или R0.
#data 8 – битная константа, включенная в команду.
#data 16 16 – битная константа, включенная в команду.
addr 16 16 – битный адрес.
Используется командами LCALL и LJMP. Адрес может находиться в любом месте 64 К
пространства памяти программ.
addr 11 11 – битный адрес.
Используется командами ACALL и AJMP. Адрес должен находиться внутри одной страницы
памяти программ объемом 2 К относительно адреса команды, следующей за командой ACALL
или AJMP.
rel Знаковый 8 – битный адрес относительного смешения.
Используется командами SJMP и всеми командами перехода по условию. Адрес ограничен
диапазоном от -128 до +127 байт относительно адреса команды, следующей за командой
условного перехода.
bit Непосредственно адресуемый бит (0 – 7) ячейки внутреннего ОЗУ или бит регистра
специального назначения из области SFR. Используется битовыми командами процессора,
такими как SETB и CPL.

Операнды Операция
Мне Число байт Число
моника тактов
Арифметические операции
ADD A, Rn Add register to Accumulator 1 12
ADD A, direct Add direct byte to Accumulator 2 12
ADD A, @Ri Add indirect RAM to Accumulator 1 12
ADD A, #data Add immediate data to Accumulator 2 12
ADDC A, Rn Add register to Accumulator with carry 1 12
ADDC A, direct Add direct byte to Accumulator with carry 2 12
ADDC A, @Ri Add indirect RAM to Accumulator with carry 1 12
ADDC A, #data Add immediate data to Accumulator with carry 2 12
SUBB A, Rn Subtract Register from Accumulator with borrow 1 12
SUBB A, direct Subtract direct byte from Accumulator with borrow 2 12
SUBB A, @Ri Subtract indirect RAM from Accumulator with borrow 1 12
SUBB A, #data Subtract immediate data from Accumulator with borrow 2 12
INC A Increment Accumulator 1 12
INC Rn Increment register 1 12
INC direct Increment direct byte 2 12
INC @Ri Increment indirect RAM 1 12
DEC A Decrement Accumulator 1 12
DEC Rn Decrement Register 1 12
DEC direct Decrement direct byte 2 12
DEC @Ri Decrement indirect RAM 1 12
INC DPTR Increment Data Pointer 1 24
MUL AB Multiply A and B 1 48
DIV AB Divide A by B 1 48
DA A Decimal Adjust Accumulator 1 12
Логические операции
ANL A, Rn AND Register to Accumulator 1 12
ANL A, direct AND direct byte to Accumulator 2 12
ANL A, @Ri AND indirect RAM to Accumulator 1 12
ANL A, #data AND immediate data to Accumulator 2 12
ANL direct, A AND Accumulator to direct byte 2 12
ANL direct, #data AND immediate data to direct byte 3 24
ORL A, Rn OR register to Accumulator 1 12
ORL A, direct OR direct byte to Accumulator 2 12
ORL A, @Ri OR indirect RAM to Accumulator 1 12
ORL A, #data OR immediate data to Accumulator 2 12
ORL direct, A OR Accumulator to direct byte 2 12
ORL direct, #data OR immediate data to direct byte 3 24
XRL A, Rn Exclusive-OR register to Accumulator 1 12
XRL A, direct Exclusive-OR direct byte to Accumulator 2 12
XRL A, @Ri Exclusive-OR indirect RAM to Accumulator 1 12
XRL A, #data Exclusive-OR immediate data to Accumulator 2 12
XRL direct, A Exclusive-OR Accumulator to direct byte 2 12
XRL direct, data Exclusive-OR immediate data to direct byte 3 24
CLR A Clear Accumulator 1 12

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
CPL A Complement Accumulator 1 12
RL A Rotate Accumulator left 1 12
RLC A Rotate Accumulator left through the carry 1 12
RR A Rotate Accumulator right 1 12
RRC A Rotate Accumulator right through the carry 1 12
SWAP A Swap nibbles within the Accumulator 1 12
Команды пересылок данных
MOV A, Rn Move register to Accumulator 1 12
MOV A, direct Move direct byte to Accumulator 2 12
MOV A, @Ri Move indirect RAM to Accumulator 1 12
MOV A, #data Move immediate data to Accumulator 2 12
MOV Rn, A Move Accumulator to register 1 12
MOV Rn, direct Move direct byte to register 2 24
MOV Rn, #data Move immediate data to register 2 12
MOV direct, A Move Accumulator to direct byte 2 12
MOV direct, Rn Move register to direct byte 2 24
MOV direct, direct Move direct byte to direct 3 24
MOV direct, @Ri Move indirect RAM to direct byte 2 24
MOV direct, #data Move immediate data to direct byte 3 24
MOV @Ri, A Move Accumulator to indirect RAM 1 12
MOV @Ri, direct Move direct byte to indirect RAM 2 24
MOV @Ri, #data Move immediate data to indirect RAM 2 12
MOV DPTR, #data16 Load Data Pointer with a 16-bit constant 3 24
MOVC A, @A+DPTR Move Code byte relative to DPTR to Accumulator 1 24
MOVC A, @A+PC Move Code byte relative to PC to Accumulator 1 24
MOVX A, @Ri Move external RAM (8-bit addr) to Accumulator 1 24
MOVX A, @ DPTR Move external RAM (16-bit addr) to Accumulator 1 24
MOVX A, @Ri,A Move Accumulator to external RAM (8-bit addr) 1 24
MOVX DPTR, A Move Accumulator to external RAM (16-bit addr) 1 24
PUSH direct Push direct byte onto stack 2 24
POP direct Pop direct byte from stack 2 24
XCH A, Rn Exchange register with Accumulator 1 12
XCH A, direct Exchange direct byte with Accumulator 2 12
XCH A, @Ri Exchange indirect RAM with Accumulator 1 12
XCHD A, @Ri Exchange low-order digit indirect RAM with 1 12
Accumulator
Команды обработки бит данных
CLR C Clear carry 1 12
CLR bit Clear direct bit 2 12
SETS C Set carry 1 12
SETS bit Set direct bit 2 12
CPL C Complement carry 1 12
CPL bit Complement direct bit 2 12
ANL C, bit AND direct bit to carry 2 24
ANL C, /bit AND complement of direct bit to carry 2 24
ORL C, bit OR direct bit to carry 2 24
ORL C, /bit OR complement of direct bit to carry 2 24
MOV C, bit Move direct bit to carry 2 12
MOV bit, C Move carry to direct bit 2 24
JC rel Jump if carry is set 2 24
JNC rel Jump if carry not set 2 24
JB rel Jump If direct bit is set 3 24
JNB rel Jump if direct bit is not set 3 24
JBC bit, rel Jump if direct bit is set and clear bit 3 24
Команды вызова подпрограмм и возврата
ACALL addr11 Absolute subroutine call 2 24
LCALL addr16 Long subroutine call 3 24
RET Return from subroutine 1 24
RETI Return from interrupt 1 24
Команды безусловных переходов
AJMP addr11 Absolute jump 2 24
LJMP addr16 Long jump 3 24
SJMP rel Short jump (relative addr) 2 24
JMP ©A+DPTR Jump indirect relative to the DPTR 1 24
Команды условных переходов
JZ rel Jump if Accumulator is zero 2 24
JNZ rel Jump if Accumulator is not zero 2 24
CJNE A, direct, rel Compare direct byte to Accumulator and jump if not 3 24
equal
CJNE A, #data, rel Compare immediate to Accumulator and jump if not 3 24
equal
CJNE Rn, #data, rel Compare immediate to register and jump if not equal 3 24
CJNE @Ri, #data, rel Compare immediate to indirect and jump if not equal 3 24
DJNZ Rn, rel Decrement register and jump if not zero 2 24

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
DJNZ direct, rel Decrement direct byte and jump if not zero 3 24
NOP No operation 1 12

Вывод: Временные диаграммы, полученные в САП «Multisim10» при


исследовании работы RAM совпадают с временными диаграммами, полученными
при самостоятельном анализе.

3.2. Разработка лабораторных стендов и методических указаний к


лабораторной работе «Изучение работы RОM»

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
3.2.1 Лабораторнаяработа№2
Изучение работы ROM
Цель работы: Изучение работы ROM
На рис.2 и рис.3 представлены схемы подключения внешней памяти
программ с использованием адресного регистра КР580ИР82 и БИС ППЗУ
К573РФ5 и К573РФ6.

Рис.3.2. Схема подключения внешнего 2K ППЗУ типа К573РФ5

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
Рис.3.3. Схема подключения внешнего 8K ППЗУ типа К573РФ6

Выводы P3.6 и P3.7 микроконтроллера в схемах на рис.3.2 и 3.3 имеют


альтернативное значение: P3.6 – WR , а P3.7 – RD .

Схемы подключения внешнего ППЗУ на рис.4.10 и рис.4.11 обеспечивает


адресацию 2K и 8K байт данных соответственно. Для этого первая использует 11-
ти разрядную шину адреса, а вторая – 13-ти разрядную шину.
Младшие разряды (A0 – A7) адреса ячейки данных выдаются микроконтроллером
через порт P0. Поскольку порт P0 используется также для ввода данных в
микроконтроллер, шина адреса/данных демультиплексируется – младший байт
адреса фиксируется в регистре-защелке КР580ИР82 по сигналу ALE
микроконтроллера, стробирующего вход STB регистра.

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
Старшие разряды адреса (A8 – A10) для К573РФ5 и (A8 – A12) для К573РФ6
вырабатываются портом P2 микроконтроллера и не нуждаются в запоминании во
внешнем регистре.
Таким образом, на адресные входы ППЗУ (A0 – A10 для К573РФ5 и A0 – A12 для
К573РФ6) поступает младший байт адреса, зафиксированный в регистре
КР580ИР82, и старшие разряды адреса, зафиксированные в порте P2
микроконтроллера.
Данные, выбранные из ячейки по этому адресу, поступают на выход ППЗУ по
сигналу PSEN микроконтроллера, выводящего выходные буферы БИС ППЗУ из
третьего состояния.
Байт данных, выставленный ППЗУ на шину адреса/данных, вводится в
микроконтроллер через порт P0.

3.2.2. Пояснения к работе:

Студент при выполнении работы должен знать основы алгебры логики, таблицы
истинности элементарных логических элементов, иметь представление об
интегральных микросхемах, иметь навыки работы в программе Multisim10.1

Задание на выполнение лабораторной работы

Приступая к выполнению данной лабораторной работы, необходимо


запустить программу Multisim10. После запуска она будет выглядеть следующим
образом

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
Для работы необходимо загрузить схему исследования. Нажать кнопку
откроется окно Sample далее выбираем MCU Sample Circuits - 805x Samples –
ROM.

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
Появится схема, имеющая следующий вид:

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
Вывод: Временные диаграммы, полученные в САП «Multisim10» при
исследовании работы ROM совпадают с временными диаграммами, полученными
при самостоятельном анализе.

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
4. РАЗРАБОТКА ИНСТРУКЦИИ ПО ОХРАНЕ ТРУДА ДЛЯ
ОПЕРАТОРОВ ПЭВМ

4.1. Общие требования по охране труда

4.1.1. К работам оператором ПЭВМ допускаются:


* лица не моложе 18 лет, прошедшие обязательный при приеме на работу и
ежегодный медицинские освидетельствования на предмет пригодности для
работы на ЭВМ, ПЭВМ и ВДТ в соответствии с требованиями приказа
Минздрава РФ № 90 и совместно с Госкомсанэпиднадзором РФ № 280/88;
* прошедшие вводный инструктаж по охране труда;
* прошедшие обучение безопасным приемам и методам труда по программе,
утвержденной руководителем предприятия (работодателем), разработанной на
основе Типовой программы, и прошедшие проверку знаний, в том числе по
электробезопасности с присвоением 1-й квалификационной группы по
электробезопасности;
* прошедшие курс обучения принципам работы с вычислительной техникой,
специальное обучение работе на персональном компьютере с использованием
конкретного программного обеспечения;
* инструктаж по охране труда на конкретном рабочем месте по данной
инструкции;
* на основании требований п.10.3. Санитарных правил и норм "Гигиенические
требования к видеодисплейным терминалам, персональным электронно-
вычислительным машинам и организация работы" "женщины со времени
установления беременности и в период кормления ребенка грудью к
выполнению всех видов работ, связанных с использованием ПЭВМ не
допускаются".
4.1.2. Операторы ПЭВМ обязаны соблюдать правила внутреннего распорядка
предприятия.
4.1.3. Операторы ПЭВМ обязаны соблюдать режимы труда и отдыха:
* продолжительность рабочего дня - 8 часов (с 8.00 до 17.00);
Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
* перерыв на обед - 1 час (с 12.00 до 13.00);
* технический перерыв 15 минут (через каждые полчаса непрерывной работы).
4.1.4. Работа оператора ПЭВМ относится к категории работ, связанных с
опасными и вредными условиями труда. В процессе труда на оператора ПЭВМ
оказывают действие следующие опасные и вредные производственные
факторы:
- физические:
* повышенные уровни электромагнитного излучения;
* повышенные уровни рентгеновского излучения;
* повышенные уровни ультрафиолетового излучения;
* повышенный уровень инфракрасного излучения;
* повышенный уровень статического электричества;
* повышенные уровни запыленности воздуха рабочей зоны;
* повышенная влажность воздуха рабочей зоны;
* пониженная подвижность воздуха рабочей зоны;
* повышенный уровень шума;
* пониженный уровень освещенности;
* повышенный уровень прямой блесткости;
* повышенный уровень отраженной блесткости;
* неравномерность распределения яркости в поле зрения;
* повышенная яркость светового изображения;
* повышенный уровень пульсации светового потока;
* повышенное значение напряжения в электрической цепи, замыкание которой
может произойти через тело человека;
- психофизиологические:
* физические перегрузки;
* длительные статические нагрузки;
* нервно-психические перегрузки;
* интеллектуальные нагрузки;
* напряжение зрения;

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
* напряжение внимания;
* эмоциональные нагрузки;
* монотонность труда;
* большой объем информации обрабатываемой в единицу времени.
4.1.2. Средствами индивидуальной защиты оператора являются; белый х/б халат с
антистатической пропиткой, экранный защитный фильтр масса "полная
защита", специальные спектральные очки.
4.1.3. ПЭВМ может являться причиной пожара, т.к. при его эксплуатации может
возникнуть искра от короткого замыкания, поэтому необходимо соблюдать
требования электробезопасности.
4.1.4. Пострадавший (оператор) или свидетель происшествия обязаны уведомить
администрацию о возникшем несчастном случае, неисправности оборудования.
4.1.5. Оказание первой (доврачебной) помощи имеют право лица обученные
оказанию первой помощи.
4.1.6. Оператор ПЭВМ обязан соблюдать правила личной гигиены, с
требованиями которых он был ознакомлен в процессе обучения безопасным
приемам труда.
4.1.7. За нарушение требований инструкции работник привлекается к следующим
видам ответственности: дисциплинарной, уголовной, материальной, в
соответствии с нормативными актами.

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
4.2. Требования безопасности перед началом работы.

4.2.1. Перед началом работы оператор обязан:


* вымыть лицо и руки с мылом и одеть белый х/б халат;
* осмотреть и привести в порядок рабочее место;
* отрегулировать освещенность на рабочем месте, убедиться в достаточности
освещенности, отсутствии отражений на экране, отсутствии встречного
светового потока;
* проверить правильность подключения оборудования в электросеть;
* убедиться в наличии защитного заземления и подключения экранного
проводника к корпусу процессора;
* протереть специальной салфеткой поверхность экрана и защитного фильтра;
* убедиться в отсутствии дискет в дисководах процессора персонального
компьютера;
* проверить правильность установки стола, стула, подставки для ног, пюпитра,
положения оборудования, угла наклона экрана, положение клавиатуры и, при
необходимости, произвести регулировку рабочего стола и кресла, а также
расположение элементов компьютера в соответствии с требованиями
эргономики и в целях исключения неудобных поз и длительных напряжений
тела.
4.2.2. При включении компьютера оператор обязан соблюдать следующую
последовательность включения оборудования:
* включить блок питания;
* включить периферийные устройства (принтер, монитор, сканер и др.);
* включить системный блок (процессор);
4.2.3. Оператор приступает к работе при:
* наличии гигиенического сертификата на ВДТ, включающего оценку визуальных
параметров;

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
* наличии информации о результатах аттестации условий труда на данном
рабочем месте или при наличии информации о несоответствии параметров
данного оборудования требованиям санитарных норм;
* наличии защитного экранного фильтра класса "полная защита";
* включенном заземляющем проводнике защитного фильтра;
* отсутствии неисправности оборудования;
* наличии защитного заземления устройств ПЭВМ и ВДТ;
* наличии углекислотного или порошкового огнетушителя и аптечки первой
помощи;
* соблюдении гигиенических норм размещения ВДТ (при однорядном
расположении менее 1м от стен, при расположении рабочих мест в колонну на
расстоянии менее 1,5м, при размещении на площади менее 6 кв.м. на одно
рабочее место, при рядном размещении дисплеев экранами друг к другу).

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
4.3. Требования безопасности во время работы.

4.3.1. Оператор во время работы обязан:


* выполнять только ту работу, которая ему была поручена и, по которой он был
проинструктирован;
* в течение всего рабочего дня содержать в порядке и чистоте рабочее место;
* держать открытыми все вентиляционные отверстия устройств;
* внешнее устройство "мышь" - применять только при наличии специального
коврика;
* при необходимости прекращения работы на некоторое время корректно закрыть
все активные задачи;
* отключать питание только в том случае, если оператор во время перерыва в
работе на компьютере вынужден находиться в непосредственной близости от
видеотерминала (менее 2 метров), в противном случае питание разрешается не
отключать;
* выполнять санитарные нормы и соблюдать режимы работы и отдыха;
* соблюдать правила эксплуатации вычислительной техники в соответствии с
инструкциями по эксплуатации;
* при работе с текстовой информацией выбирать наиболее физиологичный режим
представления черных символов на белом фоне;
* соблюдать установленные режимом рабочего времени регламентированные
перерывы в работе и выполнять в физкультпаузах и физкультминутках
рекомендованные упражнения для глаз, шеи, рук, туловища, ног;
* соблюдать расстояние от глаз до экрана в пределах 60-80 см.
4.3.2. Для оператора во время работы является опасным:
* касаться одновременно экрана монитора и клавиатуры;
* прикасаться к задней панели системного блока (процессора) при включенном
питании;
* переключение разъемов интерфейсных кабелей периферийных устройств при
включенном питании;

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
* загромождать верхние панели устройств бумагами и посторонними предметами;
* допускать захламленность рабочего места бумагой в целях недопущения
накапливания органической пыли;
* производить отключение питания во время выполнения активной задачи;
* производить частые переключения питания;
* допускать попадание влаги на поверхность системного блока (процессора),
монитора, рабочую поверхность клавиатуры, дисководов, принтеров и др.
устройств;
* включать сильно охлажденное (принесенное с улицы в зимнее время)
оборудование;
* производить самостоятельно вскрытие и ремонт оборудования;
* превышать величину количества обрабатываемых символов свыше 30 тыс. за 4
часа работы.

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
4.4. Требования безопасности в аварийных ситуациях.

4.4.1. Оператор обязан:


* во всех случаях обнаружения обрыва проводов питания, неисправности
заземления и других повреждений электрооборудования, появления запаха гари
немедленно отключить питание и сообщить об аварийной ситуации
руководителю и дежурному электрику;
* при обнаружении человека, попавшего под напряжение, немедленно освободить
его от действия тока путем отключения электропитания и до прибытия врача
оказать потерпевшему первую медицинскую помощь;
* при любых случаях сбоя в работе технического оборудования или
программного обеспечения немедленно вызвав представителя инженерно -
технической службы эксплуатации вычислительной техники;
* в случае появления рези в глазах, резком ухудшении видимости -
невозможности сфокусировать взгляд или навести его на резкость, появлении
боли в пальцах и кистях рук, усилении сердцебиения немедленно покинуть
рабочее место, сообщить о происшедшем руководителю работ и обратиться к
врачу;
* при возгорании оборудования, отключить питание и принять меры к тушению
очага пожара при помощи углекислотного или порошкового огнетушителя,
вызвать пожарную команду и сообщить о происшествии руководителю работ.
4.4.2 При возникновении экстремальных ситуаций (наводнение, землетрясение и
т.п.) обратиться в соответствующие органы и действовать на основании
инструкций описывающих поведение в этих ситуациях.

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
4.5. Требования безопасности после окончания работы.

4.5.1. По окончании работ оператор обязан соблюдать следующую


последовательность выключения вычислительной техники:
* произвести закрытие всех активных задач;
* выполнить парковку считывающей головки жесткого диска (если не
предусмотрена автоматическая парковка головки);
* убедиться, что в дисководах нет дискет;
* выключить питание системного блока (процессора);
* выключить питание всех периферийных устройств;
* отключить блок питания.
4.5.2. По окончании работ оператор обязан осмотреть и привести в порядок
рабочее место, повесить халат в шкаф и вымыть с мылом руки и лицо.

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
5. ТЕХНИКО-ЭКОНОМИЧЕСКОЕ ОБОСНОВАНИЕ

Некоторые аспекты учебной и познавательной деятельности не поддаются


стоимостному учету, но они крайне актуальны для повышения квалификации и
уровня подготовки студентов и курсантов, более эффективны и наглядны в
обучении, что повышает конкурентоспособность специалиста.
Разработка схем при помощи макетирования всегда была сложным и очень
дорогим процессом. Но в связи с развитием компьютерной техники и разработкой
программ САПР, появился другой, более дешевый и быстрый способ разработки
схем - это разработка математической модели схемы на ПЭВМ с последующей ее
обработкой. Данная дипломная работа посвящена рассмотрению этого способа на
примере разработки методических указаний к лабораторным работам по курсу
"Аналоговая схемотехника" с использованием программы «Electronics
Workbench».
Разработка электронных схем с помощью ПЭВМ приносит значительную
экономию времени и средств. Целью лабораторных работ, предлагаемых в данном
методическом указании, является компьютерное моделирование аналоговых
устройств, начиная от простейших RC-цепей, до сложных многофункциональных
узлов, применяемых в той или иной комбинации в радиотехнике, автоматике,
информационно-измерительной технике и в других областях прикладной
радиоэлектроники.
Данная дипломная работа имеет практическое значение. Результаты
проведенной работы могут быть применены для практического изучения
студентами и курсантами принципов построения и функционирования
аналоговых устройств, применяемых во всех областях прикладной
радиоэлектроники.
Ознакомившись с методическим указанием, студент или курсант может
самостоятельно выполнить ряд лабораторных работ, приобрести тем самым
навыки как при работе с аналоговыми устройствами, так и при работе с

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
компьютером и системой компьютерного моделирования «Electronics
Workbench».
Эффективность внедрения системы компьютерного моделирования
«Electronics Workbench» в учебный процесс прослеживается невооруженным
взглядом, ведь тем самым повышается уровень подготовки будущего специалиста.
Внедрение и использование компьютерных систем носит социально-
экономический характер.
Компьютерное моделирование – это перспективная и всегда новая область
для изучения и анализа, поэтому рассматриваемый вопрос актуален не только для
отдельно взятого студента или курсанта, но и для общества в целом.

5.1. Расчет себестоимости изготовления методических указаний

Для определения экономической целесообразности изготовления


методических указаний рассчитаем ее себестоимость.

Себестоимость – один из важнейших комплексных показателей,


используемых для оценки работы предприятий. Он отражает все изменения в
условиях производства: уровень технической вооруженности и
производительности труда, использование основных и оборотных фондов.
Себестоимость продукции – это затраты на потребленные средства производства и
на оплату труда, выраженные в денежной форме. Себестоимость продукции и
прибыль находятся в обратно пропорциональной зависимости: снижение
себестоимости приводит к соответствующему росту суммы прибыли и наоборот.

Себестоимость продукции - это производственные затраты на


произведенную, но не проданную продукцию, т.е. как бы материализованные
затраты, поэтому их можно инвентаризовать. Они включают три элемента
производственных затрат: основные материалы, прямые расходы на оплату труда,
общезаводские накладные расходы. Они представлены запасами материалов,
объемом незавершенного производства и остатками готовой продукции. При этом
расходы ресурсов относятся к тому же отчетному периоду, в котором эти ресурсы

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
возникают. Затраты на их формирование считаются неизрасходованными
затратами, поскольку они являются активами фирмы, которые принесут выгоду в
будущих периодах.

Для исчисления себестоимости отдельных видов продукции, затраты


предприятия группируются и учитываются по статьям калькуляции. Основными
положениями по планированию, учету и калькулированию себестоимости
продукции на промышленных предприятиях установлена типовая группировка
затрат, которую можно представить в следующем виде:

5.1.1.Сырье и материалы.

5.1.2.Возвратные отходы (вычитаются).

5.1.3.Покупные изделия, полуфабрикаты и услуги производственного


характера сторонних предприятий и организаций.

5.1.4.Топливо и энергия на технологические цели.

5.1.5.Заработная плата производственных рабочих.

5.1.6.Отчисления на социальные нужды.

5.1.7.Расходы на подготовку и освоение производства.

5.1.8.Общепроизводственные расходы.

5.1.9.Общехозяйственные расходы.

5.1.10.Потери от брака.

5.1.11.Прочие производственные расходы.

5.1.12.Коммерческие расходы.

Способ прямого расчета наиболее прост и достоверен и заключается в


делении всех затрат на изделие и по статьям калькуляции на количество единиц
выпущенных изделий. Он применяется в производствах, где выпускаются изделия
одного вида или несколько изделий, если технически возможно вести учет затрат
по каждому изделию в отдельности.

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
Рассчитаем себестоимость изготовления методических указаний к
лабораторным работам способом прямого расчета.

Согласно заданию заданы следующие показатели (см. табл.5.1.1)

Таблица 5.1.1
№п/п Показатели Единица измерения Количество
1 Количество специалистов чел 1
2 Расходы на зарплату руб/час 150
3 Количество часов работы специалиста
час 108
4 Стоимость ноутбука Dell I-1520
руб 30880
5 Стоимость МФУ Canon I-SENSYS MF4018
руб 6572
6 Потребляемая мощность ноутбука Dell
I-1520 Вт 90
7 Количество часов работы ноутбука Dell
I-1520 час 108
8 Потребляемая мощность МФУ Canon
I-SENSYS MF4018 Вт 462
9 Количество часов работы МФУ Canon
I-SENSYS MF4018 час 9
10 Расходы на распечатку одного листа А-4 руб 0,9
11 Количество листов в метод.указании шт 54
12 Количество методических указаний шт 1
13 Расходы на амортизацию оргтехники (из
расчета 18% в год) руб 278,14
14 Расходы на электроэнергию (по тарифу
2,57руб.х кВт/час) руб 36,7
15
Прочие расходы (из расчета 0,1% от Sизг ) руб
0,001 х Sизг

себестоимость изготовления методических указаний:

 Rэкс 150108 0,954  36,7  278,14


Sизг   
Q 1

С учетом прочих расходов себестоимость изготовления методических

указаний Sизг составила 16580 рублей.

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
ЗАКЛЮЧЕНИЕ
В данной работе были рассмотрены основные аспекты компьютерного
моделирования электротехнических и схемотехнических схем. Первая часть
работы посвящена теоретическому анализу аналоговой схемотехники, а именно
основополагающим принципам работы аналоговых устройств и области их
применения. Во второй части была рассмотрена система компьютерного
моделирования «Electronics Workbench», ее история, функциональность и
порядок проведения работы для разработки любой электро- и схемотехнической
схемы. Значимой частью работы является практическое руководство по
моделированию аналоговых устройств в среде программы «Electronics
Workbench».
В целом, разработано и реализовано методическое указание к лабораторным
работам по курсу "Аналоговая схемотехника" с использованием программы
«Electronics Workbench», детально рассмотрена и проверена работа
интегрирующей и дифференцирующей RC-цепей, транзисторного автогенератора,
трехкаскадного транзисторного усилителя, триггера Шмидта, различных схем с
применением операционных усилителей, приведены характеристики снятые с
выходов устройств.
В экономической части работы произведено технико- и социально-
экономическое обоснование внедрения и использования компьютерных систем
моделирования в учебном процессе. Рассчитана себестоимость изготовления
методических указаний. Показана эффективность такого внедрения для
повышения уровня подготовки будущего специалиста.
В разделе безопасности работы рассмотрены вопросы, связанные с охраной
здоровья и мерами безопасности при работе на компьютере, также была
разработана инструкция по охране труда для операторов ПЭВМ.

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
На основании всего вышеизложенного становится очевидным, что
моделирование электронных схем с использованием компьютерных программ,
рассмотренное в данной работе, является очень перспективным. Так как для
разработки, имитации и анализа электронных схем, включающих в свой состав
любые аналоговые устройства, макетирование схем таким способом происходит
намного быстрее и безопаснее. Ознакомившись с методическим указанием,
студент (курсант) может самостоятельно выполнить ряд лабораторных работ,
приобрести тем самым навыки, как при работе с аналоговыми устройствами, так и
при работе с компьютером и системой компьютерного моделирования
«Electronics Workbench».

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
СПИСОК ЛИТЕРАТУРЫ
1. Баскаков С.И. Радиотехнические цепи и сигналы. – M.: Высш. шк., 1988.

2. Уве Наундорф. Аналоговая электроника. Основы, расчет, моделирование. – М.:


Техносфера, 2008.

3. Г.А. Кардашев. Виртуальная электроника. Компьютерное моделирование


аналоговых устройств. – М.: Горячая линия – Телеком, 2002.

4. В.Н. Ашанин, С.Г. Исаев, В.В. Ермаков. Схемотехника. Аналоговая


схемотехника. – Пенза: Пензенский государственный университет, 2007.

5. А.С. Красько. Схемотехника аналоговых электронных устройств. – Томский


государственный университет систем управления и радиоэлектроники, 2005.

6. Горошков Б. И. Радиоэлектронные устройства: Справочник. — М.: Радио и


связь, 1984. — 400 с: ил.
7. Н.И. Дацюк, Л.Л. Николаева. Сборник задач по экономике морских перевозок.
– Одесса: Феникс, 2005.
8. Забродин Ю.С. Промышленная электроника. – М.: Высшая школа, 1982. –
496с.
9. Карлащук В.И. Электронная лаборатория на IBM PC. Программа Electronics
Workbench и её применение. – М.: Солон-Р, 1999 – 506с.
10. Лачин В.И., Савёлов Н.С., Электроника. – Ростов н/Д.: Феникс, 2000 – 448с.
11. Титце У., Шенк К. Полупроводниковая схемотехника: Справочное
руководство. Пер. с нем. — М.: Мир, 1982. — 512 с.
12. Хоровиц П., Хилл У. Искусство схемотехники. Пер. с англ. 5-е изд. перераб. —
М.: Мир, 1998. — 704 с: ил.

13. Internet: http://workbench.online.kg/

14. В. Разевиг. Электронная лаборатория


http://softline.perm.ru/interactive/articles/art1.htm

15. Файл справки Electronics workbench 5.12

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
16. Цвелая И. А. Использование системы компьютерного моделирования
Electronics Workbench при изучении электро—технических дисциплин в
неинженерных ВУЗах http://bitpro.aha.ru/ITO/ITO98/2/TSVELAJA.html

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
ПРИЛОЖЕНИЕ 1

СЛОВАРЬ ТЕРМИНОВ И СОКРАЩЕНИЙ СХЕМОТЕХНИКИ

Adder — сумматор.
AC (Alternating Current) — переменный ток.
ADC (Analog-to-Digital Converter) — АЦП, аналого-цифровой преобразователь.
Analysis — раздел служит для проведения различного рода анализов схем.
Buffer — буфер.
Bus — шина, магистраль.
Chip — микросхема, чип.
Circuit — раздел, позволяющий вращать, менять свойства, приближать и отдалять
элементы схемы.
Clear — очистка, сброс в нуль.
Clock — тактовый, тактирующий сигнал.
CMOS (Complementary Metal-Oxide-Semiconductor) — комплементарная МОП
технология (КМОП).
Coder (encoder) — шифратор, кодер.
Comparator — компаратор.
Converter — преобразователь.
Counter — счетчик.
DAC (Digital-to-Analog Converter) — ЦАП, цифро-аналоговый преобразователь.
DC (Direct Current) — постоянный ток.
Decoder — дешифратор, декодер.
Delay — задержка.
DIP Switches — малогабаритные выключатели, смонтированные в корпусе типа
DIP.
Driver — выходной буфер, драйвер.
Edit — с помощью этого раздела пользователь осуществляет редактирование и
работу с текущем документом. Опции раздела позволяют копировать, удалять,
Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
перемещать элементы или блоки схемы. Кроме того возможна настройка
визуальных параметров схемы (расположение и ориентация элементов схемы,
настройка цветов и шрифта, поиск и другие стандартные функции).
EWB — Electronics Workbench.
File — организация работы с файлами. С помощью этого раздела меню
пользователь осуществляет работу с файлами (открытие, создание, распечатку
файлов и прочее).
Female — разъем-розетка, гнездо.
GND (Ground) — общий провод схемы, «земля».

Help — раздел служит для доступа к справочной системе Electronics Workbench.

Inverter — инвертор.
I/O (Input/Output) — ввод/вывод (В/В), вход/выход.
Jumper — съемная перемычка, соединяющая штыревые контакты на плате,
джампер.
LCD (Liquid Crystal Display) — жидкокристаллический дисплей, индикатор.
Line driver — драйвер линии, буфер.
Male — разъем-вилка, штекер.
Monostable multivibrator — ждущий мультивибратор, одновибратор.
Multivibrator — мультивибратор.
Parity — четность, паритет.
Plug — разъем типа вилка.
Preset — предварительная установка.
Pull-up Resistor — нагрузочный резистор, включаемый между выходом
микросхемы и шиной питания.
Receiver — приемник, входной буфер.
Schmitt trigger — триггер Шмитта.
Slot — щелевой разъем для подключения печатных плат с разъемом в виде
печатных проводников, слот.
Socket — контактирующее устройство для установки микросхем на плату, сокет.

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
Terminator — оконечное согласующее устройство на линии связи (обычно —
резистор).
TR (Terminate Resistor) — нагрузочный резистор для линии связи.
Transceiver — приемопередатчик, трансивер, двунаправленный буфер.
Transmitter — передатчик, выходной буфер.
Trigger — триггер.
ТхС (Transmitted Clock) — передаваемый синхросигнал.
TxD (Transmitted Data) — передаваемые данные.
V — напряжение (Voltage), вольт (Volt).
Window — раздел предназначен для настройки экранных настроек при работе с
документами.
ZIF (Zero Insertion Force) — разъем или сокет с нулевым усилием вставки.

Адрес — закодированный номер, определяющий, куда передается информация


или откуда она принимается.
Активный уровень сигнала — уровень, соответствующий приходу, наличию
сигнала, то есть выполнению этим сигналом соответствующей ему функции.
АПЧ — автоматическая подстройка частоты.
Асинхронный сигнал — сигнал, не привязанный по времени к внутренним
процессам схемы, не синхронизованный со схемой.
АЦП — аналого-цифровой преобразователь (ADC), преобразующий величину
входного аналогового сигнала в выходной цифровой код.
Биполярный сигнал — сигнал, который может быть как положительным, так и
отрицательным.
Ввод данных — то же, что чтение, считывание, прием.
Вилка (штеккер) — часть разъема, контакты которого входят в контакты розетки
(гнезда).
Вывод данных — то же, что запись, передача.
Временная диаграмма — графики зависимости от времени входных и выходных
сигналов аналогового устройства в различных режимах работы.

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
Выборка — мгновенное значение аналогового сигнала, которому ставится в
соответствие цифровой код.
Гига- (Г) — приставка для обозначения миллиарда, 109.
Данные — передаваемая в закодированном виде цифровая информация.
Дорожки — проводники на поверхности печатной платы, для передачи сигналов и
подачи питания.
Единичный сигнал — то же, что положительный сигнал.
Задержка — временной сдвиг между входным и выходным сигналами устройства,
узла, микросхемы.
Задний фронт сигнала (спад) — переход сигнала из активного уровня в
пассивный.
Импульс — сравнительно короткий сигнал.
Инверсный выход — выход, выдающий сигнал инверсной полярности по
сравнению со входным сигналом.
Инвертирование или инверсия сигнала — изменение полярности сигнала.
Интерфейс — соглашение об обмене между электронными устройствами.
Включает в себя требования по электрическому, логическому и конструктивному
сопряжению устройств.
ИС — интегральная микросхема, ИМС (1С), чип.
Кабель — один или несколько проводов в общей оболочке, используемые для
передачи сигналов.
Карта — электронное устройство, выполненное на печатной плате.
КЗ — короткое замыкание.
Кило- (к) — приставка для обозначения тысячи, 103.
КМОП — комплементарная технология МОП (CMOS).
Контактные площадки — проводники на поверхности печатной платы, к которым
припаиваются выводы радиоэлементов и микросхем.
Линия (линия связи) — проводник (электрический или оптоволоконный),
передающий сигнал.

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
Меандр — сигнал со скважностью, равной двум, то есть длительность импульсов
равна длительности паузы между ними.
Мега- (М) — приставка для обозначения миллиона, 106.
Микро- (мк) — приставка для обозначения одной миллионной доли, 10-6.
Милли- (м) — приставка для обозначения одной тысячной доли, 10 .
МОП — полупроводниковая технология на основе полевых транзисторов типа
«металл — окисел — полупроводник» (MOS).
Мультиплексирование — передача различных сигналов по одной линии (шине) в
разные моменты времени.
Нагрузочная способность — параметр выхода микросхемы, характеризующий
величину выходного тока, которую может выдать в нагрузку данный выход без
нарушения его работы. Чаще всего нагрузочная способность прямо связана с
коэффициентом разветвления.
Нано- (н) — приставка для обозначения одной миллиардной доли, 10-9.
Нулевой сигнал — то же, что отрицательный сигнал.
Обратная связь — передача сигнала или его части с выхода схемы на ее вход или
один из ее входов.
Опорное напряжение — напряжение эталонного уровня, с которым сравнивается
входной сигнал (в АЦП), или из которого формируется выходной сигнал (в ЦАП).
Отрицательный сигнал (сигнал отрицательной полярности, нулевой сигнал) —
сигнал, активный уровень которого — логический нуль. То есть единица — это
отсутствие сигнала, нуль — сигнал пришел.
Пассивный уровень сигнала — уровень, в котором сигнал не выполняет никакой
функции.
Перепад (переход) сигнала — переключение сигнала из нуля в единицу или из
единицы в нуль, то же что фронт сигнала.
Передний фронт сигнала — переход сигнала из пассивного уровня в активный.
Пико- (п) — приставка для обозначения одной триллионной доли, 10-12.
Погрешность абсолютная — разность между измеренной величиной и ее
истинным значением (погрешность измерения); разность между сформированной

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
величиной и требуемым ее значением (погрешность формирования, погрешность
воспроизведения).
Погрешность относительная — отношение абсолютной погрешности к
требуемому (или истинному) значению данной величины. Часто измеряется в
процентах.
Положительный сигнал (сигнал положительной полярности, единичный сигнал)
— сигнал, активный уровень которого — логическая единица. То есть нуль — это
отсутствие сигнала, единица — сигнал пришел.
Помехи — паразитные сигналы, накладывающиеся на информационные сигналы
и искажающие их. Помехи могут наводиться извне (электромагнитным полем), а
также возникать в цепях питания.
Помехозащищенность — параметр, характеризующий величину входного сигнала
помехи, который еще не может изменить состояние выходных сигналов.
Определяется разницей между напряжением UJH И порогом срабатывания
(помехозащищенность единичного уровня), а также разницей между порогом
срабатывания и Un, (помехозащищенность нулевого уровня).
Принципиальная схема — наиболее подробная схема электронного устройства с
указанием всех элементов, связей, входов и выходов, выполненная в соответствии
со стандартом.
Прямой выход — выход, выдающий сигнал положительной полярности.
Разъем — разъемное контактирующее устройство из двух частей (розетка и
вилка), служащее для передачи сигналов и питания электронных схем.
Розетка (гнездо) — часть разъема, в контакты которого входят контакты вилки
(штекера).
САПР — системы автоматизированного проектирования.
Синхронизация — обеспечение согласованной во времени работы нескольких
устройств, например, по общему тактовому сигналу.
Синхросигнал — то же, что тактовый сигнал.
Скважность — отношение периода следования импульсов к длительности этих
импульсов.

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
Сокет (Socket) — то же, что колодка, контактирующее устройство-гнездо, в
которое устанавливается микросхема с возможностью простой ее замены.
Спад сигнала — то же, что задний фронт сигнала (обычно — отрицательный
фронт).
Строб (стробируюшнй сигнал) — управляющий сигнал, который своим уровнем
определяет момент выполнения элементом или узлом его функции. В более общем
смысле строб — это любой синхронизирующий сигнал, тактовый сигнал.
Стробирование — согласование во времени работы узлов и устройств с помощью
строба.
Структурная схема — упрощенная схема электронного устройства, показывающая
только основные узлы и важнейшие связи между ними.
Схема — электронный узел, устройство, а также их изображение на чертеже.
Такт — то же что тактовый сигнал, а также период тактового сигнала.
Тактовый сигнал — управляющий сигнал, который своим фронтом определяет
момент выполнения элементом или узлом его функции. Иногда то же, что и
стробирующий сигнал.
Тера- (Т) — приставка для обозначения триллиона, 1012.
Точность — показатель близости функционирования данного устройства к идеалу,
обычно измеряется с помощью величины погрешности.
Узел — часть электронного устройства, выполняющая четко выделенную
функцию или несколько взаимосвязанных функций.
Устройство (электронное) — функционально (а иногда и конструктивно)
законченная электронная схема.
Фронт сигнала — переход сигнала из нуля в единицу или из единицы в нуль,
иногда в более узком значении «передний положительный фронт».
Функциональная схема — не слишком подробная схема электронного устройства,
показывающая подробно только схемы отдельных, принципиально важных узлов
устройства.
ЦАП — цифро-аналоговый преобразователь (DAC), преобразующий входной
цифровой код в величину аналогового сигнала (тока или напряжения).

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата
Цепочка — последовательное соединение нескольких узлов (или устройств), при
котором выходы предыдущего узла соединяются со входами последующего узла.
Также цепочкой называют любое соединение электронных компонентов
(например, RC цепочка, LC-цепочка).
Цикл — последовательность обмена сигналами, в течение которого выполняется
только одна операция.
Шина — группа сигнальных линий, объединенных по какому-то принципу,
например, шиной называют сигналы, соответствующие всем разрядам какого-то
двоичного кода (шина данных, шина адреса). Иногда шиной называют также
провод питания («шина питания») и общий провод («шина земли»).

Лист

ФЭВТиСВ.160905.029.УК
Изм. Лист. № докум. Подп. Дата